Quartus Ⅱ 7.2生成的DDR Controller仿真问题求助

bjbtxy

用Quartus Ⅱ 7.2 MegaCore生成一个DDR Controller后，按照Altera的ddr_ddr2_sdram User Guide上面描述的仿真步骤做功能仿真时总提示出错：
** Error: (vsim-3039) E:/altera/ddr/core/mem.vhd(356): Instantiation of 'mem_auk_ddr_hp_controller_wrapper' failed.
#  Region: /mem_example_top/mem_inst/mem_controller_phy_inst
# Loading rtl_work.mem_phy(syn)

mem是DDR Controller顶层模块名。mem.vhd是MegaCore生成控制器顶层文件，mem_auk_ddr_hp_controller_wrapper 是另一个代码，我是在Quartus里调用Modelsim-Altera 6.1g，加载MegaCore自动生成的testbench文件进行仿真的，在打开modelsim-Altera编译时出现如上错误，希望哪位高人帮忙看看，不胜感激！

[ 本帖最后由 bjbtxy 于 2008-5-16 00:27 编辑 ]

ddcl

ddddddddddddddddddddddddd

asyou

我也遇到了同样的问题，打开auk_ddr_hp_controller.vhd是乱码！