EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31184|排名: 48

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 408 409 410 411412413 414 415 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] PS2 键盘键值（组合键）识别 - [悬赏 10 信元资产]	lxchengdc 2015-4-9	12501	lxchengdc 2015-4-11 16:23
[求助] AD采样转换结果如何转换成单位为mV或uV的浮点数？	prototyping 2014-4-27	56572	Youdao 2015-4-11 14:57
[求助] 为什么装ise13.2总出现停止工作	米女 2015-4-10	22593	米女 2015-4-11 13:23
[求助] 求vivado14.0以上版本	Cuppi 2015-4-10	12218	Cuppi 2015-4-11 12:32
[讨论] 大家探讨一下，仿真是isim方便，还是modelsim方便啊。 ...2	zmac 2014-11-7	136765	Youdao 2015-4-11 10:17
[求助] Xilinx srio核仿真的时候出现的错去	xduryan 2015-4-10	33298	alienwarexie 2015-4-11 08:26
[求助] alint如何添加quartus的ip核	evil_guy 2014-4-23	23432	ra3d 2015-4-11 07:11
[原创] 关于FPGA CPLD运用jtag固话程序时的具体过程。	insunshinecn 2015-4-7	92937	杨海平635 2015-4-10 23:05
[求助] 谁知道怎么添加时序约束啊？ ...2	zhuyuefeng2009 2013-6-5	158879	杨海平635 2015-4-10 23:04
[求助] 问个关于不规则写法的问题？求帮助 ...2	jom55555 2015-4-3	104609	杨海平635 2015-4-10 23:01
[求助] 请问高速ADC的数字输出是否要布等长线	阿泰-0574 2015-4-2	54126	tady_tanhc 2015-4-10 20:49
[原创] verilog一个代码问题	P31014036 2015-4-10	42222	P31014036 2015-4-10 18:34
[求助] 急求quartus14.1破解器	fu147 2015-4-10	02039	fu147 2015-4-10 18:32
[求助] 问题	2849yu2849 2015-4-9	21807	richardxingxing 2015-4-10 14:21
[求助] verilog中寄存器问题	sunstarcxx 2015-4-9	32083	yariyari 2015-4-10 12:48
[求助] 跪求指导modelsim仿真lpm_rom高阻。 ...2	sara0830 2011-10-10	189214	lvxueju 2015-4-10 11:02
[求助] ansoft与ansys耦合电机热分析	ufo12530 2014-5-2	13475	YSHL 2015-4-10 08:38
[求助] 请教verilog存储器的读写 ...2 3	w8370912 2011-10-19	2114774	glace12123 2015-4-9 22:38
请教关于用first encounter做layout	wilson 2003-7-23	12826	zrzf23 2015-4-9 22:33
[讨论] verilog中if（ei==1）是否与if(ei)含义一样？ ...2	gaoyin211 2015-4-5	155823	452626 2015-4-9 12:06
[求助] 请教：请问有谁用过AD9826 3通道SHA模式么	zengshaoqing 2015-4-9	01790	zengshaoqing 2015-4-9 11:30
[求助] Xilinx FPGA data2mem	denifee 2015-4-9	02169	denifee 2015-4-9 10:26
[求助] Modelsim下的testbench问题	primis 2015-4-8	01938	primis 2015-4-8 19:47
科研心得分享精华1 ...2 3 4	fanyan861110 2013-7-29	3012927	磊子嘿嘿 2015-4-8 19:19
[求助] modelsim 安装	冬天之后 2015-3-26	32321	k331922164 2015-4-8 13:27
[讨论] quartus调用model sim	gaoyin211 2015-4-6	12970	k331922164 2015-4-8 11:37
[求助] FPGA输出数据怎么保存起来	小敏敏 2015-4-7	32306	k331922164 2015-4-8 10:59
[讨论] DDR PHY的讨论 ...2	hxx52021 2015-4-1	176241	hxx52021 2015-4-7 23:04
[转贴] ISE 将工程保存成 tcl 脚本，编写bat 文件	wide_road 2014-7-1	43887	zuomajie 2015-4-7 22:57
[求助] 关于fft的使用的	yiyuan318 2015-3-26	22609	rocketqq 2015-4-7 21:58
[求助] 关于xilinx ise生成fir滤波器系数重载的问题	qiujian333 2011-11-23	44707	1074190665 2015-4-7 21:13
[求助] linux下的ultraedit装好后，敲什么命令启动啊？	hongfeng575 2014-7-4	22827	999 2015-4-7 21:01
[求助] ISE13.4生成的MIG核仿真报错	sdhc2012 2015-4-7	02188	sdhc2012 2015-4-7 18:06
[求助] cyclone4代 EP4CE6与EP4CE10问题	看雪 2015-4-7	02331	看雪 2015-4-7 18:00
[求助] 我想在FPGA上实现几个环振，但是综合的时候会综合掉一些信号，怎么办啊？	爱看nba 2015-4-6	32280	linghuqiubai 2015-4-7 17:03

1 ... 408 409 410 411412413 414 415 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31184|排名: 48

快速发帖

浏览过的版块

站长推荐 /1