数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31355|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 407 408 409 410411412 413 414 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ise 中如何使用 in system memory 工具？	wangj929281 2015-5-3	53014	lihaowxd 2015-5-11 11:10
FPGA高级工程师学习推荐	huanleshigua 2008-5-7	35048	易常居士 2015-5-11 10:40
[求助] 求助	七里香ISE 2015-5-11	23171	七里香ISE 2015-5-11 10:00
女生学数字前端好还是学数字后端好 ...2 3 4 5 6..16	smfx 2009-2-1	15447193	juller 2015-5-9 21:48
[求助] vivado封装IP核绝对路径相对路径问题	zuqiushanglan 2015-5-8	14083	juller 2015-5-9 21:12
[原创] ISE优化问题	ahudesigner 2012-5-25	33763	appleyuchi1 2015-5-9 20:56
[求助] ERROR:MapLib:973 - Tri-state buffers are not supported in this architecture.	勤劳的小男人 2015-5-9	02056	勤劳的小男人 2015-5-9 17:30
[求助] 如何用verilog实现一个环形振荡器	hhy8926351 2015-5-7	35040	glace12123 2015-5-9 15:44
[原创] 菜鸡问一个关于状态机的问题	saberlion 2015-5-8	22583	saberlion 2015-5-9 13:02
[求助] DC综合VHDL 不能例化库里面的cell。	zhq415758192 2015-5-7	22460	zhq415758192 2015-5-8 18:41
[求助] Xilinx有没有支持动态可重构的产品	ii04soc 2015-4-13	32532	ii04soc 2015-5-8 17:22
[求助] 哪位大神知道Cavium Neuron Search Processor ，有没有这方面的资料,求助	wlma 2015-5-8	01972	wlma 2015-5-8 16:02
[求助] Verilog实现上升沿开始计数，下个上升沿停止计数	Myra1993 2015-5-7	23205	h646598660 2015-5-8 09:00
[原创] 请问谁有h.265的ip吗	shoreshore 2015-5-7	01905	shoreshore 2015-5-7 21:47
[求助] ModelSim10.1A无法找到secureip库是怎么回事	gyc1204 2013-3-24	67761	idealgao 2015-5-7 19:54
[原创] 请指教：如何使用Synopsys SCL win版	yuelengyueming 2011-12-22	22536	bxn90724 2015-5-7 18:57
[求助] 求ise 11 版本基于verilog语言的fpga开发教程	盼盼哎 2015-5-7	01253	盼盼哎 2015-5-7 15:32
[讨论] DC综合VHDL，不能例化单元库的cell	zhq415758192 2015-5-7	01675	zhq415758192 2015-5-7 15:12
[求助] Xilinx timing analysis report	xduryan 2015-5-7	01459	xduryan 2015-5-7 15:07
[求助] 再发一帖关于多个dsp模块的ip核在一个工程下的问题	hgbest 2015-5-6	73496	bpm 2015-5-7 14:59
[原创] quartusII关于RTL视图问题	P31014036 2015-5-7	02801	P31014036 2015-5-7 13:59
[讨论] 谁做过基于FPGA的TCP/IP 四层协议栈? 收发速度达到10GE带宽的?	swordhui 2015-4-14	52889	蓝天飞翔 2015-5-7 11:57
[原创] 现在FPGA前段设计是不是主要是设计IP核？？ ...2	iter_1 2013-4-30	1617430	ao.xang 2015-5-7 11:25
[求助] Micon 新出来的16Gb DDR3 MT41K2G8 有人用过吗?	ltd62340177 2015-5-7	01925	ltd62340177 2015-5-7 10:06
[求助] Leon3处理器测试	mhf108 2015-5-6	11955	574920045 2015-5-7 08:59
[求助] 可以使用配置FPGA的flash存储别的数据吗	yydianzi 2015-5-6	11749	lg20025779 2015-5-6 21:32
[求助] 请教大侠们一个关于xilinx 网络ip核 tri_mode Ethernet MAC v3.5的使用问题	qqiummo 2015-5-6	02514	qqiummo 2015-5-6 16:15
[求助] 用Verilog实现一个8抽头的LMS算法	ylz374722347 2015-5-6	02518	ylz374722347 2015-5-6 15:26
[求助] modelsim激励能显示，但输出没变化	504777571 2015-5-3	22022	504777571 2015-5-6 11:19
[求助] 请教DC中check_timing时如何不检查复位信号	tigerajs 2012-5-14	42893	nature19900303 2015-5-6 10:29
[求助] 请教一个关于altera fpga的问题	xduryan 2015-5-5	11655	haitaox 2015-5-6 08:35
[求助] 关于matlab与modelsim联合仿真的问题	killercaonima 2015-5-5	01768	killercaonima 2015-5-5 23:40
[求助] verilog对寄存器组写操作出现问题	czy619730 2015-5-4	83779	dengheige 2015-5-5 22:52
[求助] FPGA底层代码固化问题	cary198411 2015-5-5	12474	dengheige 2015-5-5 22:51
[求助] synplify用quartus调用可以综合，单独使用怎么看不了technology view？	水泥 2015-5-5	01691	水泥 2015-5-5 22:13

1 ... 407 408 409 410411412 413 414 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31355|排名: 5

快速发帖

浏览过的版块

站长推荐 /2