在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] lm75 小工兵 2015-5-5 02245 小工兵 2015-5-5 18:05
[求助] 只有时序电路存在异步电路和同步电路之分吗? 109010118 2015-4-30 32660 goswami 2015-5-5 15:39
[原创] 明德扬点拨FPGA在线培训课程下载 很实用的资料 panwm100 2015-4-30 22459 linyuanfei 2015-5-5 12:30
[求助] 请教,FPGA选用k7系列410T,DSP选用6455,能RapidIO通讯么? daleihappy 2015-5-5 02459 daleihappy 2015-5-5 08:49
[求助] 关于quartus综合的问题 xyd237529 2015-5-3 12001 goswami 2015-5-4 23:10
[讨论] 接口设计过程采用的心跳算法 似水如烟 2014-10-24 32880 goswami 2015-5-4 22:52
[求助] 咨询:zedboard+ad9361 zuqiushanglan 2015-5-4 02177 zuqiushanglan 2015-5-4 20:06
[求助] DC下designware能生成自定义大小的ram么? liuufo85 2013-1-31 72986 mangotango 2015-5-4 14:42
[讨论] xip weiminxiongqi 2015-5-4 01737 weiminxiongqi 2015-5-4 14:34
[求助] 求科普-输入延时小于一个时钟周期 似水如烟 2015-4-14 33276 似水如烟 2015-5-4 10:46
[讨论] Xilinx FIR核的path和channel 1074190665 2015-5-4 02235 1074190665 2015-5-4 10:43
[求助] Verilog中数字不指定位宽与数制,综合时会出问题么  ...2 taku2006 2014-4-28 1312388 xyd237529 2015-5-4 10:12
[讨论] 针对老牛一样慢的仿真,如何把多核的优点发挥出来(讨论) 小丫 2012-8-30 84477 chipless 2015-5-4 09:24
[求助] modelsim激励能显示,但输出没变化 504777571 2015-5-3 01713 504777571 2015-5-3 17:55
[资料] FIR滤波器相关的论文,很全哦 wang1231987 2015-4-20 62619 trager 2015-5-3 15:34
[求助] 新手提问,关于由已设计模块构成更高一层模块 布衣江南 2015-5-3 52684 xyd237529 2015-5-3 12:47
请问synopsys_dc2003.12_linux的license应该怎么设置呢? bjzhaoxh77 2004-9-24 18684 mangotango 2015-5-3 06:16
[求助] 求助如何实现循环码编译码 georgefz 2015-4-21 31999 hawer 2015-5-2 23:45
[求助] 模块有双向接口 生成qxp网表文件时报错 csyyj 2015-4-30 22526 hawer 2015-5-2 23:41
[求助] 求助:用JTAG连接 zC706 与主机时,识别不了JTAG jinwenquan1214 2015-5-1 13750 hawer 2015-5-2 23:40
[求助] system verilog 代码请教 阳光小懒虫 2015-5-1 22665 hawer 2015-5-2 23:39
[活动] IC咖啡北京站线下硬件沙龙[北京]  ...2 北京IC咖啡 2015-4-19 1313398 zzsok 2015-5-2 22:16
[求助] linux下ISE编译map时出现问题 mhf108 2015-5-2 11600 zzsok 2015-5-2 22:15
[求助] perl 在FPGA中的应用例子 冬天之后 2015-4-20 42653 jiayouhq 2015-5-2 15:30
[求助] 板级调试时,rom读不出数据 langyun 2015-5-2 03873 langyun 2015-5-2 10:25
[求助] Xilinx LUT的INIT属性 xduryan 2015-4-29 33464 夕阳西下 2015-5-1 21:49
[求助] 求助:后仿,出现点问题,求懂得后仿的大神,给指点讨论,本人在读硕士,水平有限 redleaf1988 2015-4-24 94009 redleaf1988 2015-5-1 17:09
[求助] 急求sokit TCP/UDP 数据包收发测试(调试)工具 chenlidong 2015-4-27 42630 chenlidong 2015-4-30 21:05
[求助] Verilog 程序理解问题 关于状态机 qiuyechenxing 2015-4-30 22748 qiuyechenxing 2015-4-30 20:38
[求助] 明天要面试DFT的岗位,一般会问什么问题? zhuyuefeng2009 2015-4-29 32640 A1985 2015-4-30 16:30
ISPSD 2014论文有没有谁要的?电力电子方面的 linisan 2014-7-11 53581 andy2000a 2015-4-30 14:48
[求助] matlab里面的hdl coder  ...23 paradoxfx 2010-3-6 298190 菜鸟要飞 2015-4-30 13:44
[原创] 语序问题 P31014036 2015-4-27 52453 P31014036 2015-4-30 13:38
[原创] verilog 的重大BUG murphy522 2015-4-30 22639 A1985 2015-4-30 13:14
[求助] Verilog中怎样把一个变量赋值成全1? kekeguda 2014-7-18 711273 lin116 2015-4-30 10:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-26 09:38 , Processed in 0.053036 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块