xilinx的除法器不能一个时钟周期得到结果？

htj844575037 · 发表于 2014-10-23 21:19:01

回复 2# loveineda

您好，请教您一下，我最近项目中就是用ipcore生成了一个32bit除以32bit的除法器，radix2,clock per选择的是1，结果在map的时候时间很长过不去，困扰好几天了，不知道您有什么好的解决方法没？

littlescarf · 发表于 2015-4-24 16:05:59

回复 2# loveineda
ISE是每个时钟周期进行一次除法运算，但是结果要延迟20个周期才出来；而Quartus是延迟一个周期出来。是这样子的吗？

polozpt · 发表于 2015-4-25 17:31:57

回复 1# chit_wps
可以的，流水输出。

浩然若枫 · 发表于 2015-5-26 14:55:09

回复 10# travis250

LZ搞清楚没？？，我也遇到这样问题了，不过是延时除数位数+3 个周期，才出结果

站长推荐 /1