在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1995|回复: 3

[求助] fpga程序 版本信息 ISE vivado

[复制链接]
发表于 2015-5-22 14:26:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
xilinx FPGA开发工具ISE或vivado中综合、布线生成的bit文件可以输出程序的版本信息吗?比如bit文件的生成时间。在arm开发环境keil中可以通过串口输出程序的编译时间和版本信息。向大家咨询下,ISE和vivado中能否定义一个变量(time or string)这个值直接和程序的综合时间、或程序生成时间相联系,fpga程序在运行时,输出该变量的值(即fpga程序的编译时间信息),这样在排除故障时就有了一定的参考依据。
发表于 2015-5-25 14:23:05 | 显示全部楼层
bit文件包括了你的版本信息,生成时间,工程名称以及USER ID
 楼主| 发表于 2015-5-25 17:51:57 | 显示全部楼层
回复 2# greenpine
mcs和bin文件也应该包含生成时间信息,若我将mcs和bin文件存储在flash中我可以通过读取flash来获得该部分的信息吧。
发表于 2015-5-26 09:30:36 | 显示全部楼层
可以,但是Xilinx并没有公布MCS文件的结构,需要自己找到相应的位置并读取
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 09:21 , Processed in 0.025911 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表