在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4855|回复: 6

[求助] 用Verilog实现的64QAM调制星座图的问题

[复制链接]
发表于 2013-4-18 03:51:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RCCTPASQ8X9N{QLBZ6}QM3D.jpg
拜托大家!
我的课题是基于FPGA的64QAM调制,语言是verilog HDL,但是最终实现的星座图如图所示,星座点不理想,有明显的拖尾现象,请问大家有没有遇到过类似的现象?十分感谢!
发表于 2013-4-18 14:09:26 | 显示全部楼层
数字调制的话,不就是一个映射么?
发表于 2013-4-18 15:57:03 | 显示全部楼层
不知原因,该如何回答了?呵呵
发表于 2015-5-21 20:37:42 | 显示全部楼层

RE: 用Verilog实现的64QAM调制星座图的问题

你好,我现在也在用Verilog HDL做64QAM调制,能否私信交流一下啊,有问题请教
发表于 2015-5-21 20:38:56 | 显示全部楼层
回复 1# 白冰杨
我现在在做64QAM的调制,可否请教一些问题啊,谢谢了
发表于 2015-5-21 20:43:16 | 显示全部楼层
回复 3# duan_dzj
可否请教用Verilog HDL编程完成64QAM调制的FPGA?我把代码发给你可以吗?谢谢啦
发表于 2015-5-23 09:55:19 | 显示全部楼层
啊,谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:02 , Processed in 0.028466 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表