在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2747|回复: 4

[求助] 哪位高手可以接手我的FPGA-Verilog程序的修改

[复制链接]
发表于 2015-5-16 12:09:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我自己做了一个FPGA板子,上面有CCD(tcd1304ap),AD(LTC1865A),FPGA(ep1c3t100c8),USB(ft245rl)几个主要需要控制的元件,其他基本没有什么元件。我的实验就是把CCd的光信号转换为数字信号,然后通过usb在上传到上位机进行显示。但是我现在遇到很大的问题,就是上传到上位机的数据每一帧数据很慢,而且过一段时间,数据就错乱了。目前还没有解决这个问题。哪个高手可以帮帮我,我比较急。有酬劳费的。
最好是在广州的,我要拿着我的电路板去找你调试的。
我们可以做朋友,以后多向你学习啊。
有意向的朋友,加我QQ:1911825330.暨南大学生科院。
发表于 2015-5-16 19:50:37 | 显示全部楼层
时序不对,用singleTAP或者chipscope抓取信号检测。
 楼主| 发表于 2015-5-22 18:39:00 | 显示全部楼层
回复 2# bpm

抓取了,但是不知道如何解决这个问题。从AD出来的数据有问题,但是我又怀疑自己触发有问题
发表于 2015-5-23 20:50:37 | 显示全部楼层
回复 3# valen1127495084
    先确保采样的触发信号正确,然后分析数据。
 楼主| 发表于 2015-5-27 14:08:49 | 显示全部楼层
回复 4# bpm

还是做不好,你能做吗,能做加我Q
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:57 , Processed in 0.022899 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表