语序问题

P31014036 · 发表于 2015-4-27 20:50:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

比如这个时序
always@(posedge clk or negedge nrst）begin
  if(~nrst)  BCD<=0;
  else BCD<=BCD+1;
  if (BCD==9) BCD<=0;
end

请问这里的
if (BCD==9) 中的BCD是BCD<=BCD+1语句中的左边的BCD还是右边的BCD?
急！！！！！！

glace12123 · 发表于 2015-4-27 22:30:18

有这么写的吗，这样容易让脑海中生成的RTL电路产生歧义。。。

always@(posedge clk or negedge nrst）begin
  if(~nrst)
      BCD<=0;
  else if (BCD==9)
      BCD<=0;
  else
      BCD<=BCD+1;
end

这样写，不是一目了然？

P31014036 · 发表于 2015-4-28 08:03:00

回复 2# glace12123

谢谢！那你知道if里面的判断语句，在事件队列中是放在哪步执行的，在阻塞赋值还是非阻塞赋值之后？

glace12123 · 发表于 2015-4-29 22:13:35

回复 3# P31014036

说实话，软件上的解释我还真不清楚，但这在硬件RTL设计上显然是不合理的。

alyssa_injd · 发表于 2015-4-30 09:18:37

这不是哪步执行的问题，你写的这个RTL是硬件描述语言，综合的结果是映射为电路结构，结果就是异步置位计数器。

P31014036 · 发表于 2015-4-30 13:38:10

回复 4# glace12123

好的，这就是写可以综合电路的语句

[原创] 语序问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2