EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31194|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 388 389 390 391392393 394 395 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx 的IP核Tri-Mode Ethernet MAC v4.5使用	gxxkxyjsh 2015-7-30	14372	seth781500 2015-7-31 17:51
[求助] modelsim中# Error loading design如何查看出错原因	obgnahs 2012-6-21	838736	seth781500 2015-7-31 17:49
[求助] 我感觉有很多现成的IP，那数字IC前端主要做哪些工作？	水泥 2015-7-31	22175	wgej1987 2015-7-31 14:20
[求助] 关于sram的testbench怎么写？有原程序。。。求指导。。。	lixuecheng 2012-7-3	53391	mangotango 2015-7-31 12:19
[求助] 一段关于一个三位数输入，百位，十分，个位分别输出的代码	chang75161 2015-7-27	32294	zixuan1982 2015-7-31 11:17
[求助] 求助怎样用vcs和verdi联合仿真看中间变量	vin3ent 2015-7-30	13039	crazy905 2015-7-31 11:10
[原创] systemverilog的编译环境	jijidan 2011-4-22	54533	cwpeng 2015-7-31 11:05
[原创] 新书封面定型了！！！ ...2	coyoo 2015-6-12	105427	fmyanglee 2015-7-31 10:08
[求助] 有没有谁有flexcan的测试程序呀？	tntdog 2015-7-31	01693	tntdog 2015-7-31 07:05
[求助] SystemVerilog高手看过来。怎样将generate语句产生的一组interface传到program里。	orlye 2015-7-30	13081	legendbb 2015-7-30 23:48
[讨论] verilog逆序转顺序问题，FFT转换后数据处理问题。	逝去的月影 2015-7-30	15195	xcrabx77 2015-7-30 21:09
[讨论] 关于tsmc标准单元库线载模型WLM的一些问题	FPGAASICII 2012-9-17	23128	dfggfddfg 2015-7-30 16:32
[求助] PTPX估计功耗的精度？	bukubuku 2010-8-19	710783	hzdzkjly 2015-7-30 16:30
[求助] GTX模块不使用时，能否将将电源接地？	pzhwjk1992 2015-7-21	75734	yadog 2015-7-30 13:03
[求助] Vivado仿真，如何使用命令传递testplusargs进RTL？	carbontrioxide 2015-7-29	32255	carbontrioxide 2015-7-30 12:06
[求助] altera nios ii 配置求助	花涛 2015-7-27	32231	ddxx 2015-7-30 12:03
[求助] 为什么没有fsdb文件生成？编译和运行过程中没有任何错误啊~在线求解答	qazasdwsx 2015-7-29	12864	csqorpheus 2015-7-30 10:58
[求助] verilog如何实现底层与顶层module采用不同timescale值 ...2	fl_5588 2013-1-17	118868	zzsok 2015-7-30 09:52
[原创] 哪位大侠有flexcan的testbench?	tntdog 2015-7-30	02062	tntdog 2015-7-30 06:54
[求助] 为什么大部分FPGA内部都没有设计非易失存储模块	cxbtiger 2015-7-28	32344	lwukang 2015-7-29 22:00
[求助] Verilog HDL 高级数字设计课后习题答案	飞天花雨 2015-7-29	33310	飞天花雨 2015-7-29 19:32
[求助] 刚学Verilog，编了下面的程序，仿真时运行出不来结果	JasonnLee 2015-7-28	42851	又是一个号 2015-7-29 11:58
[求助] ALTERA SOF+AES+ELF 问题	hao3081 2015-7-29	02214	hao3081 2015-7-29 10:15
[求助] ZedBoard裸机启动原理	lin258871411 2015-7-28	02183	lin258871411 2015-7-28 20:24
[求助] 向过来人求教应该如何学习FPGA？	qinlu123 2015-7-28	02566	qinlu123 2015-7-28 18:15
[求助] 请问下，verilog HDL小数分频这个怎么实现，求大师	lylchmm 2015-7-22	93449	huangxjmail 2015-7-28 15:10
[求助] Xilinx和Altera开发板配置芯片的问题	cxbtiger 2015-7-28	01643	cxbtiger 2015-7-28 14:52
[求助] xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题	scratdqy 2015-7-28	02615	scratdqy 2015-7-28 13:45
[求助] RTL视图就是有几个接口连接不上	ottoane 2015-7-28	01904	ottoane 2015-7-28 09:08
[求助] 请教一个verilog宏引用的问题	muduo 2015-7-28	12109	muzilinvkouyue 2015-7-28 08:51
[讨论] Quartus 中用signaltap观察波形不正确？	fkl523 2015-7-27	11813	muzilinvkouyue 2015-7-28 08:49
[求助] 一个关于gtp对齐的问题	sarlaga 2015-7-27	01970	sarlaga 2015-7-27 16:58
[求助] 自己制作的数码管电路用FPGA驱动有问题	逝去的月影 2015-7-25	22558	逝去的月影 2015-7-27 16:56
[转贴] FPGA GTP收发器设计指导	嵌入式开发 2015-7-27	02297	嵌入式开发 2015-7-27 16:24
[求助] ise的FIFO上FPGA板子不能写	visage518 2015-7-27	11788	菜鸟要飞 2015-7-27 16:16

1 ... 388 389 390 391392393 394 395 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31194|排名: 19

快速发帖

浏览过的版块

站长推荐 /1