在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3103|回复: 4

[求助] 总线宏,slice, FPGA Editor ,virtex-5 求助!

[复制链接]
发表于 2013-7-25 16:51:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
各位大侠:      本人正在学习xilinxFPGA动态重构,刚开始就遇到难题,基于slice的busmacro怎么用FPGA Editor画出来呀?有人说可以官网上下载,我注册了也通过权限审核了,但根本没有下载的链接,请教了,ISE14.1 PLANAHEAD 14.1
发表于 2013-7-26 04:37:37 | 显示全部楼层
本帖最后由 starsoi 于 2013-7-26 04:48 编辑

为什么用bus macro,很古老的东西了,planahead会自动生成类似bus macro的proxy logic。
先老老实实把UG743: Partial Reconfiguration Tutorial做一遍
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-7-26 13:45:25 | 显示全部楼层
回复 2# starsoi


   TKS
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-7-31 14:21:12 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-8-27 13:38:14 | 显示全部楼层
你是怎么学重构的,现在xilinx官网看吗?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-4 00:48 , Processed in 0.012863 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表