xilinx V5 浮点运算器 DSP48 slice 的请教

sylkyo · 发表于 2010-12-3 14:32:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 cjsb37 于 2013-4-29 09:02 编辑

各位大虾，我在设计中使用了浮点运算器，使用的是core generator 生成的浮点IP，但是在ISE 综合后发现并没有 DSP48E slice 使用，反而好像是直接综合成了 LUT slice, 使我很郁闷。

LUT slice 资源都不够了，但是 DSP48 slice 资源还有很多。

请问如何让 core generator 生成的浮点运算器综合成 DSP48 的slice？

谢谢了~

sylkyo · 发表于 2010-12-3 17:23:20

原来是我自定义浮点Ip的时候，自定义了浮点数据的宽度，所以不能用DSP48，结题吧~~~

zhubaojun · 发表于 2010-12-30 18:07:48

学习了

mayiqun7200 · 发表于 2010-12-30 23:41:44

谢谢楼主

zhubaojun · 发表于 2011-1-1 07:51:19

我也正学习

xlteam5 · 发表于 2011-1-26 10:59:34

VERY GOOD

xlteam5 · 发表于 2011-1-26 11:11:11

VERY GOOD

yang0203 · 发表于 2011-3-20 03:34:36

学习了

ailnyg · 发表于 2013-9-26 15:48:07

。。为啥我用这个浮点运算的乘法项。用sim仿真结果全是0呢？我设置错了吗？

yanwenyou90 · 发表于 2015-2-25 17:51:04

学习了

[原创] xilinx V5 浮点运算器 DSP48 slice 的请教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2



芯片精品文章合集（500篇！）	创芯人才网--重磅上线啦！