数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 387 388 389 390391392 393 394 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPL doc requirement	zlhrsy 2015-9-1	01977	zlhrsy 2015-9-1 13:44
[求助] 请教一个USB2.0接口到FPGA的通信问题	随风的叶 2015-8-26	93125	随风的叶 2015-9-1 11:08
[求助] 关于开发板选择问题-求助 - [阅读权限 255]	西西在冰城 2015-8-28	42068	西西在冰城 2015-9-1 09:52
[求助] FPGA实现信道编码	小坤坤帅 2015-8-28	22587	小坤坤帅 2015-9-1 09:35
[求助] xilinx对输入信号延时 ...2	574920045 2015-8-6	198049	574920045 2015-9-1 08:29
[求助] ISE中做XPA时用到xml文件出错是怎么回事	新嘴小王安子 2015-8-31	01098	新嘴小王安子 2015-8-31 21:49
[原创] 美资企业诚聘芯片设计工程师 QQ：1626891546	serinayiri 2015-8-20	11514	test0731 2015-8-31 21:26
[原创] 美资企业诚聘芯片设计工程师 QQ：1626891546	serinayiri 2015-8-20	11951	test0731 2015-8-31 21:26
[求助] verilo1问题	1804217364 2015-8-20	22260	test0731 2015-8-31 21:15
[求助] virtex6 lm605开发板高速lvds时钟产生？ ...2	flwbet 2015-8-24	125439	maninuo 2015-8-31 20:47
[求助] 如何降低FPGA资源消耗？在线等，着急！	warming89 2014-8-17	85527	冰kiss雨 2015-8-31 20:34
[求助] max10FPGA低功耗	georgemxx 2015-8-20	11566	test0731 2015-8-31 20:24
[求助] 再次打开ISE工程 design模块顶层文件不显示如图	yuanhong96 2015-8-31	01964	yuanhong96 2015-8-31 20:14
[求助] 求助：simulink和modelsim联合仿真的问题 ...2	yangjing113 2010-3-22	106926	test0731 2015-8-31 20:11
[转贴] FPGA培训学习笔记（北京至芯FPGA培训中心） ...2	unbj8 2010-11-16	196564	随风的叶 2015-8-31 20:06
[求助] fft ip核问题	chang75161 2015-8-31	01767	chang75161 2015-8-31 17:24
[原创] FPGA项目记录2--MCU验证	ligang1986718 2015-8-6	95075	ligang1986718 2015-8-31 17:01
[讨论] 快时钟域到慢时钟域的数据传输 ...2	谁枫而飘 2015-8-6	156209	ddxx 2015-8-31 14:30
[求助] 请教有符号数的计算 ...2	刺猬精灵 2015-8-21	126254	atlandis 2015-8-31 10:21
[求助] :iMPACT:923 - Can not find cable, check cable setup !	wmzqtlm 2015-8-31	02193	wmzqtlm 2015-8-31 09:41
[求助] 求助！关于ISE14.7下的K7中IBERT的生成和使用问题	wandtdk 2015-8-30	02675	wandtdk 2015-8-30 12:19
[讨论] Verilog缩减运算符的疑问	tianyan_chn 2015-8-21	94870	wangzeyue 2015-8-30 09:22
[求助] 求推荐一款FPGA开发板	djqlyy 2015-8-24	11965	wangzeyue 2015-8-30 09:19
[讨论] 关于verilog赋值时加延时能不能综合的问题	tianyan_chn 2015-8-22	98885	wangzeyue 2015-8-30 09:16
[求助] Verilog或者VHDL中的细节问题	坤子 2015-8-19	83037	wangzeyue 2015-8-30 09:12
[求助] 求各位大神来指点一下小弟	2268380631 2015-8-24	32192	wangzeyue 2015-8-30 09:11
[求助] 请教在matlab中计算fft的问题	刺猬精灵 2015-8-24	32598	wangzeyue 2015-8-30 09:10
[求助] Verilog语言中reg变量和wire变量的问题 ...2	cxbtiger 2015-7-9	117515	wangzeyue 2015-8-30 09:08
[求助] 关于iic主机接收应答信号的疑问	YoungZ1 2015-8-28	410882	YoungZ1 2015-8-29 21:18
[招聘] 需要一个人兼职FPGA开发，通信方面产品。	darkducker 2015-8-21	12672	gwqy 2015-8-29 15:49
[求助] crossbar ip核相关	思慕悟言 2015-8-26	52563	思慕悟言 2015-8-29 11:58
[求助] verilog 问题	1804217364 2015-8-28	32621	acgoal 2015-8-28 22:59
[求助] verilog中有“do”这样的关键词吗？为什么用“do”命名变量时verdi会报错？	大帅哥1989 2015-8-27	32715	acgoal 2015-8-28 22:41
[求助] verdi如何修改数字显示的位数，即8位显示“0e”而不是“e”？	大帅哥1989 2015-8-28	02279	大帅哥1989 2015-8-28 11:41
[求助] FIFO读写的问题？ ...2 3	cleocss 2010-9-17	2810897	玉石山丶 2015-8-28 10:33

1 ... 387 388 389 390391392 393 394 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2