EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 387 388 389 390391392 393 394 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 为什么没有fsdb文件生成？编译和运行过程中没有任何错误啊~在线求解答	qazasdwsx 2015-7-29	12797	csqorpheus 2015-7-30 10:58
[求助] verilog如何实现底层与顶层module采用不同timescale值 ...2	fl_5588 2013-1-17	118681	zzsok 2015-7-30 09:52
[原创] 哪位大侠有flexcan的testbench?	tntdog 2015-7-30	02022	tntdog 2015-7-30 06:54
[求助] 为什么大部分FPGA内部都没有设计非易失存储模块	cxbtiger 2015-7-28	32287	lwukang 2015-7-29 22:00
[求助] Verilog HDL 高级数字设计课后习题答案	飞天花雨 2015-7-29	33244	飞天花雨 2015-7-29 19:32
[求助] 刚学Verilog，编了下面的程序，仿真时运行出不来结果	JasonnLee 2015-7-28	42779	又是一个号 2015-7-29 11:58
[求助] ALTERA SOF+AES+ELF 问题	hao3081 2015-7-29	02164	hao3081 2015-7-29 10:15
[求助] ZedBoard裸机启动原理	lin258871411 2015-7-28	02113	lin258871411 2015-7-28 20:24
[求助] 向过来人求教应该如何学习FPGA？	qinlu123 2015-7-28	02490	qinlu123 2015-7-28 18:15
[求助] 请问下，verilog HDL小数分频这个怎么实现，求大师	lylchmm 2015-7-22	93364	huangxjmail 2015-7-28 15:10
[求助] Xilinx和Altera开发板配置芯片的问题	cxbtiger 2015-7-28	01612	cxbtiger 2015-7-28 14:52
[求助] xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题	scratdqy 2015-7-28	02512	scratdqy 2015-7-28 13:45
[求助] RTL视图就是有几个接口连接不上	ottoane 2015-7-28	01858	ottoane 2015-7-28 09:08
[求助] 请教一个verilog宏引用的问题	muduo 2015-7-28	12045	muzilinvkouyue 2015-7-28 08:51
[讨论] Quartus 中用signaltap观察波形不正确？	fkl523 2015-7-27	11799	muzilinvkouyue 2015-7-28 08:49
[求助] 一个关于gtp对齐的问题	sarlaga 2015-7-27	01911	sarlaga 2015-7-27 16:58
[求助] 自己制作的数码管电路用FPGA驱动有问题	逝去的月影 2015-7-25	22499	逝去的月影 2015-7-27 16:56
[转贴] FPGA GTP收发器设计指导	嵌入式开发 2015-7-27	02236	嵌入式开发 2015-7-27 16:24
[求助] ise的FIFO上FPGA板子不能写	visage518 2015-7-27	11723	菜鸟要飞 2015-7-27 16:16
[求助] 时钟信号经过扇出后时延比较大	alittle92 2015-7-26	12108	alienwarexie 2015-7-27 16:00
[资料] FIFO核调用，写不进数据	visage518 2015-7-27	33706	菜鸟要飞 2015-7-27 12:10
[原创] 求大神帮忙做个题，谢谢！	heisenberg002 2015-7-26	11856	A1985 2015-7-27 09:19
[求助] Verilog工程拆分 ...2	zhao_gy 2015-7-10	104185	wsz561208 2015-7-26 17:35
[求助] 为什么chipscope强制触发也没有波形呢？	phyconnie 2015-7-24	63753	wsz561208 2015-7-26 17:18
[其它] 闲置的SP605开发板装让（已转让）	freehardman 2015-7-25	22657	yangwenguan 2015-7-26 08:50
[原创] NIOS II 9.1简单教程	towardt 2015-7-25	01560	towardt 2015-7-25 16:49
[求助] quartus编译，程序中定义的数字与编译的结果不一致	勤劳小男人 2015-7-24	21868	mianandy 2015-7-25 01:31
[求助] nlint check 问题	ouyuforever 2015-7-24	02069	ouyuforever 2015-7-24 19:14
[求助] 一个ise ucf基本时序约束问题	phyconnie 2015-7-24	62808	qyujinquan 2015-7-24 18:48
[求助] 求助，Questasim10.1d破解问题	carney 2015-7-24	02227	carney 2015-7-24 16:32
[求助] 使用quartus进行编译,代码中定义的值与编译出的结果不一样	勤劳小男人 2015-7-24	22226	勤劳小男人 2015-7-24 14:49
[求助] 后仿时候报出错。第一次碰到	我擦泪 2015-7-24	01276	我擦泪 2015-7-24 13:58
[求助] FPGA+外部PHY+RJ45 的问题 ...2	saigu 2015-7-21	136121	murphy522 2015-7-24 12:56
[讨论] 利用块RAM实现数据延迟的一些问题 ...2	gateway91 2013-12-15	107946	murphy522 2015-7-24 11:23
[求助] FIR滤波器低通和高通具体的verilog实现	谁枫而飘 2015-7-23	12671	Apollo912 2015-7-23 23:10

1 ... 387 388 389 390391392 393 394 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1