virtex6 lm605开发板高速lvds时钟产生？

flwbet

回复 10# maninuo


   恩，了解了，做了约束之后可以产生80M时钟啦，现在主要是数据线进过开发板之后，信号质量就变差啦，我现在正在找找开发板上其他的管脚用于捕获数据，开发板上留的GPIO真心不多，而且一般都用来做一些指示用的，估计板子上的走线没怎么处理，谢谢您的回复，我再去试试。

flwbet

回复 10# maninuo


   刚把数据线管教换了位子，现在用示波器查看，信号质量应该可以了，但是出现一个问题，当时钟频率为80M时，采集数据错位，20M时，数据正确，怀疑是AD板到lm605开发板走线较长，导致输出给AD板的时钟以及AD输出给FPGA的数据存在延迟，导致内部采集提前，请问这个有什么方法解决吗？offset约束好像也不适用。现在想着能不能减少数据线延时，但是数据是直接通过一个IBUFDS然后寄存的，可能加MAXDELAY约束也没什么用吧。期待大家的回复！！

maninuo

能否使用开发板上的FMC的IO，我觉得xilinx的开发板FMC接口的布线应该没问题的，我也是用xilinx的开发板（zedboard）FMC接口做的。