EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 389 390 391 392393394 395 396 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] FIFO核调用，写不进数据	visage518 2015-7-27	33792	菜鸟要飞 2015-7-27 12:10
[原创] 求大神帮忙做个题，谢谢！	heisenberg002 2015-7-26	11891	A1985 2015-7-27 09:19
[求助] Verilog工程拆分 ...2	zhao_gy 2015-7-10	104330	wsz561208 2015-7-26 17:35
[求助] 为什么chipscope强制触发也没有波形呢？	phyconnie 2015-7-24	63819	wsz561208 2015-7-26 17:18
[其它] 闲置的SP605开发板装让（已转让）	freehardman 2015-7-25	22729	yangwenguan 2015-7-26 08:50
[原创] NIOS II 9.1简单教程	towardt 2015-7-25	01608	towardt 2015-7-25 16:49
[求助] quartus编译，程序中定义的数字与编译的结果不一致	勤劳小男人 2015-7-24	21931	mianandy 2015-7-25 01:31
[求助] nlint check 问题	ouyuforever 2015-7-24	02119	ouyuforever 2015-7-24 19:14
[求助] 一个ise ucf基本时序约束问题	phyconnie 2015-7-24	62903	qyujinquan 2015-7-24 18:48
[求助] 求助，Questasim10.1d破解问题	carney 2015-7-24	02282	carney 2015-7-24 16:32
[求助] 使用quartus进行编译,代码中定义的值与编译出的结果不一样	勤劳小男人 2015-7-24	22272	勤劳小男人 2015-7-24 14:49
[求助] 后仿时候报出错。第一次碰到	我擦泪 2015-7-24	01312	我擦泪 2015-7-24 13:58
[求助] FPGA+外部PHY+RJ45 的问题 ...2	saigu 2015-7-21	136428	murphy522 2015-7-24 12:56
[讨论] 利用块RAM实现数据延迟的一些问题 ...2	gateway91 2013-12-15	108010	murphy522 2015-7-24 11:23
[求助] FIR滤波器低通和高通具体的verilog实现	谁枫而飘 2015-7-23	12754	Apollo912 2015-7-23 23:10
[求助] 为什么上面的PLL实例化得不到想要的时钟	sarlaga 2015-7-21	11716	yadog 2015-7-23 18:26
[讨论] 请问单口ram可否用来进行时钟域隔离呢	greenapl1985 2015-7-22	12565	菜鸟要飞 2015-7-23 09:38
[求助] 跪求各位大侠解答一个问题：如何使用nc编译VMM的库？	jamesning 2015-7-20	12353	changdl 2015-7-23 08:22
[求助] 一个关于xilinx的pll驱动的奇怪问题。	sarlaga 2015-7-22	02182	sarlaga 2015-7-22 17:06
[原创] 请教DC综合，软件报错。	atlandis 2015-7-22	01813	atlandis 2015-7-22 15:56
[求助] 求教axi4的ddr读取问题	火炎飞弹 2015-7-22	12888	574920045 2015-7-22 15:51
[求助] 大神求救，生成uboot文件的时候出现错误	liaoziyan1017 2015-7-21	11245	liaoziyan1017 2015-7-22 14:09
[求助] ML605开发板的供电问题	christine1225 2015-7-21	22503	christine1225 2015-7-22 13:42
[求助] ADC采样加selectIO带串并转换功能	574920045 2015-7-16	63616	shiyinjita 2015-7-22 13:11
[求助] niosII软件加载地址更改 bootloader	csyyj 2015-7-22	02080	csyyj 2015-7-22 12:46
[求助] ALTERLA 网络版安装请教	SHAFA 2015-7-22	01536	SHAFA 2015-7-22 12:33
[原创] 用M序列在FPGA上实现随机概率	huangxjmail 2015-7-20	62664	huangxjmail 2015-7-22 08:40
[求助] libero ide问题	chang75161 2015-7-20	32070	chang75161 2015-7-21 14:41
[求助] verilog hdl向量问题	william_fly 2015-7-21	13020	A1985 2015-7-21 11:01
[求助] 求助大神FPGA分区设计问题	赵朋朋 2015-7-10	12310	shiyinjita 2015-7-21 10:46
[求助] 求助，xilinx的ISE。布线不过。	849886241 2015-7-21	12941	shiyinjita 2015-7-21 10:41
[求助] 关于状态机跳转问题	greenapl1985 2015-7-20	12161	jun_dahai 2015-7-21 08:38
【灰原哀】MicroZed开发实录-[3]千兆网数据采集~!	huiyuanai3 2014-6-16	33834	zhangkun2012 2015-7-20 20:14
[求助] 东北哪些集成电路公司可以去	china8894 2015-7-20	22393	china8894 2015-7-20 17:06
[讨论] 最近在用v6的板子ml605调ddr3,发现一个问题	ottoane 2015-7-20	22585	ottoane 2015-7-20 14:50

1 ... 389 390 391 392393394 395 396 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1