在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: arszx

[求助] PHY芯片不用MAC可以用吗

[复制链接]
发表于 2015-8-16 10:01:40 | 显示全部楼层
发送时要加CRC的,否则接收端会丢掉的。
 楼主| 发表于 2015-8-17 17:18:01 | 显示全部楼层
回复 9# 挂在天边的鱼


   不好意思刚开始我没表达清楚,您最后的理解是对的,就是要把两块PHY的RGMII在FPGA内连接起来,一块负责接受数据,另一块负责发送数据,现在的问题是,用signaltap2可以捕捉到接收端的RXD信号,然后我把RX—CLK经过相位延迟的锁相环后送到发送端PHY,RXD送到TXD端,TX-EN我直接拉高了,问题就是数据发送不出去,phy的发送led不闪,并且在PC上也捕获不到发送信号。头疼死了,调了两周了,还是没结果,身边的人都不是搞FPGA的,也没个指导,已经丧失搞科研的信心了
 楼主| 发表于 2015-8-17 17:21:48 | 显示全部楼层
回复 10# iceblooming


   您好,我把两块PHY的RGMII在FPGA内连接起来,一块负责接受数据,另一块负责发送数据,现在的问题是,用signaltap2可以捕捉到接收端的RXD信号,然后我把RX—CLK经过相位延迟的锁相环后送到发送端PHY,RXD[3:0]送到TXD[3:0]端,TX-EN我直接拉高了,问题就是数据发送不出去,phy的发送led不闪,并且在PC上也捕获不到发送信号。用的DE2-115开发板,请问在FPGA内用控制MDC和MDIO口吗,不控制用默认的可以吗,如果必须要控制怎么设置啊,求助啊,救救我吧!
发表于 2015-8-17 22:00:19 | 显示全部楼层
关注,我也在考虑这方面的问题
发表于 2015-8-18 09:27:00 | 显示全部楼层
回复 13# arszx


    tx_en不能直接拉高的,你再看看rgmii接口协议,一般是先将rgmii转为gmii,再用一个异步fifo作为缓存,接收端时钟为rx_clk,发送端用时钟pll生成一个125M时钟
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 22:45 , Processed in 0.016623 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表