数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 384 385 386 387388389 390 391 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] Verilog缩减运算符的疑问	tianyan_chn 2015-8-21	94792	wangzeyue 2015-8-30 09:22
[求助] 求推荐一款FPGA开发板	djqlyy 2015-8-24	11921	wangzeyue 2015-8-30 09:19
[讨论] 关于verilog赋值时加延时能不能综合的问题	tianyan_chn 2015-8-22	98798	wangzeyue 2015-8-30 09:16
[求助] Verilog或者VHDL中的细节问题	坤子 2015-8-19	82969	wangzeyue 2015-8-30 09:12
[求助] 求各位大神来指点一下小弟	2268380631 2015-8-24	32148	wangzeyue 2015-8-30 09:11
[求助] 请教在matlab中计算fft的问题	刺猬精灵 2015-8-24	32545	wangzeyue 2015-8-30 09:10
[求助] Verilog语言中reg变量和wire变量的问题 ...2	cxbtiger 2015-7-9	117421	wangzeyue 2015-8-30 09:08
[求助] 关于iic主机接收应答信号的疑问	YoungZ1 2015-8-28	410803	YoungZ1 2015-8-29 21:18
[招聘] 需要一个人兼职FPGA开发，通信方面产品。	darkducker 2015-8-21	12621	gwqy 2015-8-29 15:49
[求助] crossbar ip核相关	思慕悟言 2015-8-26	52521	思慕悟言 2015-8-29 11:58
[求助] verilog 问题	1804217364 2015-8-28	32575	acgoal 2015-8-28 22:59
[求助] verilog中有“do”这样的关键词吗？为什么用“do”命名变量时verdi会报错？	大帅哥1989 2015-8-27	32661	acgoal 2015-8-28 22:41
[求助] verdi如何修改数字显示的位数，即8位显示“0e”而不是“e”？	大帅哥1989 2015-8-28	02249	大帅哥1989 2015-8-28 11:41
[求助] FIFO读写的问题？ ...2 3	cleocss 2010-9-17	2810724	玉石山丶 2015-8-28 10:33
[原创] XILINX Vivado开发环境，有下载链接么？ ...2	goalyoung 2012-5-5	1511290	Jasen_0314 2015-8-28 09:34
[求助] FPGA实现bayer图像的颜色插值和白平衡	ever4ever 2015-8-27	12791	acgoal 2015-8-28 08:12
[求助] xilinx V7系列FPGA的程序下载问题	hutushenxinxin 2015-8-26	12644	shiyinjita 2015-8-28 07:27
[求助] AD9516-1使用问题	瓜果园掌柜 2015-8-27	22762	shiyinjita 2015-8-28 07:26
[求助] IIC slave的数据线响应位问题	suk_jin 2012-6-27	23727	YoungZ1 2015-8-28 00:49
[求助] nios 2 concole 不显示	樟树小猪 2015-8-27	02695	樟树小猪 2015-8-27 21:30
[求助] FPGA程序烧写后短路 ...2	sy481753 2015-8-1	186701	sy481753 2015-8-27 19:59
[求助] Xilinx FPGA接收lvds信号，含有串并转换	20100630 2011-4-8	910072	NANHU_BRUCE 2015-8-27 17:04
[解决] 状态机的一个问题	tianyu751 2015-8-27	23255	tianyu751 2015-8-27 16:32
[求助] IODELAY ISERDESE	fanny_haiyun 2015-3-27	46401	NANHU_BRUCE 2015-8-27 16:28
[招聘] 厦门展讯ASIC招聘	lnihao 2015-8-27	03250	lnihao 2015-8-27 15:46
[求助] 总线宏，slice， FPGA Editor ，virtex-5 求助！	windyfuzibuaa 2013-7-25	43291	whcdd 2015-8-27 13:38
[讨论] BOOTH算法乘法器的原理	从这一刻信仰 2015-8-23	23139	flyover_xiao 2015-8-26 23:34
[转贴] 刚哥专栏--FPGA技术--异步信号01 ...2	GGgangge 2015-8-18	115219	NANHU_BRUCE 2015-8-26 21:07
[求助] Virtex-6 LXT FPGA 产生14bit数字并行信号	icdesigner_ee 2013-3-16	32314	NANHU_BRUCE 2015-8-26 20:12
[求助] task里面可以进行参数定义吗？	linghuqiubai 2015-8-26	22834	linghuqiubai 2015-8-26 18:09
[求助] 请教RAM读写的问题	sinT 2015-8-17	22536	liuxy95 2015-8-26 16:48
[求助] ISE13.4使用Modelsim10.1仿真# Loading work.glbl(fast)	158068672 2013-8-21	25402	s37909 2015-8-26 16:15
[资料] 分享POR设计 ...2 3	uestccfj 2012-9-13	209025	lupo 2015-8-26 11:12
[讨论] 关于设计sd卡控制器接口时序的讨论 ...2	caicaixuehua 2012-12-15	1212876	enjoylife2017 2015-8-25 16:52
[求助] 新手求助---串口接收模块状态机，烧到板子里面从串口终端看到的是乱码	nearfly 2015-8-24	32791	nearfly 2015-8-25 15:49

1 ... 384 385 386 387388389 390 391 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

快速发帖

浏览过的版块

站长推荐 /1