在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 一个笔试题目 关于PLL锁定信号检测的设计,没有思路,大家讨论一下 Kiss_Rose 2015-9-17 44382 laf01 2015-9-24 09:02
[求助] ISE14.7编译时不能Map了是怎么回事? besideyou 2015-9-22 12454 laf01 2015-9-23 16:41
[求助] MCB中FIFO深度的问题 djqlyy 2015-9-22 31899 laf01 2015-9-23 16:39
[求助] 异步电路上FPGA 付费求助  ...2 mrlin03 2015-8-6 113323 laf01 2015-9-23 16:32
[求助] verilog hdl 的疑问 gah2 2015-9-23 01714 gah2 2015-9-23 15:24
[原创] 请教systemverilog constraint atlandis 2015-9-23 01493 atlandis 2015-9-23 11:29
[求助] fsl总线数据收发问题 flwbet 2015-9-21 12508 silencex8 2015-9-22 17:29
[求助] ISE中,调用FIFO IP核遇到的问题? yangzhiyuan 2015-9-14 43261 silencex8 2015-9-22 17:23
[求助] 添加仿真配置文件(simulation configuration)出错,求大神解答 he_says 2015-9-22 02087 he_says 2015-9-22 17:22
[求助] xilinx 乘号(*)问题 pingis58 2015-4-10 42781 silencex8 2015-9-22 17:20
[求助] 小白初次写FPGA,求大神帮忙优化资源 liyan_xj 2015-9-21 22635 silencex8 2015-9-22 17:14
[求助] FPGA开发板扩展IO口最大数据传输速率是多少 wlyj000 2013-3-9 510203 silencex8 2015-9-22 17:03
[求助] NCverilog 仿真 毛刺问题 xiaota 2015-9-22 12838 alienwarexie 2015-9-22 16:55
[求助] 帮忙看一下波形 xyz1978 2015-9-15 93022 xyz11978 2015-9-22 14:40
[求助] mc8051 IP 中如何用px_i口和px_o口组成px_io双向口 fishOnFly 2012-11-9 85109 lanlan860207 2015-9-22 10:17
[求助] fpga 时钟管脚不够用,速率低的时钟能放到普通的io口上吗  ...2 hellocai 2011-7-29 1110797 lanlan860207 2015-9-22 10:16
[求助] FPGA内部分频时钟作为全局时钟,如何写UCF dongdongic 2015-9-21 12944 fpga008 2015-9-22 10:11
[求助] 请教一个关于非阻塞延时赋值的问题 z147028571 2015-9-21 22401 fpga008 2015-9-22 09:59
[求助] 请教Xilinx GTX收发器的问题 - [悬赏 100 信元资产]  ...2 naijgnay 2015-9-17 116523 fpga008 2015-9-22 09:53
[求助] 那你知道那些一般有GMII或RGMII的phy芯片是怎样操作的吗? sarlaga 2015-9-18 22697 fpga008 2015-9-22 09:42
[求助] 关于GTH收发器的问题,求解答啊! bit_fpgaer 2015-9-14 43300 fpga008 2015-9-22 09:41
[求助] 关于Xilinx FPGA 配置引脚RS(revision select)的问题 - [悬赏 200 信元资产] xduryan 2015-9-22 02795 xduryan 2015-9-22 09:16
[原创] 求教system verilog DPI 调用C++ atlandis 2015-9-21 02031 atlandis 2015-9-21 21:47
[原创] 要用FPGA做一个视频图像处理,大家帮帮忙 popcoffee 2015-9-21 22337 whz7783478 2015-9-21 20:58
[求助] spartan-6开发板上OCT电阻问题 jhy222222 2013-5-30 12418 soviet000 2015-9-21 20:38
[求助] verilog HDL中的@ yangfei1991 2015-9-17 32380 wdzic_fbb 2015-9-21 17:16
[资料] 我用网络调试助手发一些数据给wireshark,为什么抓不到 sarlaga 2015-9-21 12466 alienwarexie 2015-9-21 14:48
[求助] 真异步的概念? besideyou 2015-9-21 02342 besideyou 2015-9-21 14:14
[求助] 【求助】Verilog例化pin位宽不同的处理 dongyumin 2015-9-19 42957 michxia 2015-9-21 13:40
[求助] Linux 系统下的 makefile文件 如何写 lwj930609 2015-9-21 02282 lwj930609 2015-9-21 13:18
[求助] 关于cmos反相器交流噪声容限问题 gesper3187 2015-9-20 03421 gesper3187 2015-9-20 20:57
[活动] 华清远见智能硬件开发大讲堂 & 智能小车项目实战  ...23 华清远见 2015-8-24 2414122 caomin 2015-9-20 10:01
[求助] ISIM仿真结果与modelsim不一致 linghuqiubai 2015-2-2 54053 tianguau 2015-9-20 09:35
[求助] 请教DDR3核学习中遇到的问题! djqlyy 2015-9-18 43072 tianguau 2015-9-20 09:33
[求助] FPGA通过以rgmii接口给phy(b50610 sarlaga 2015-9-19 13137 plus04 2015-9-19 17:36
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 09:38 , Processed in 0.050056 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块