在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[讨论] 扇出大为什么会导致路径延时比较大  ...23 挂在天边的鱼 2014-4-22 2719757 haitaox 2015-10-12 09:50
[求助] 请教linux环境下Spartan6实现的PCIe DMA 数据的同时频繁用lspci命令死机的问题 raojp 2015-10-11 13003 raojp 2015-10-12 08:03
[求助] invalid NC_Verilog executable是怎么回事? 水泥 2014-10-15 53678 晒太阳的猫 2015-10-11 21:39
[求助] 求助:信号和它的微分是正交的?做乘积,然后average, 会等于0吗? Chaos_Bob 2015-10-11 01866 Chaos_Bob 2015-10-11 16:06
[求助] KC705开发板的pcie识别问题 neufeifatonju 2014-12-31 13309 eyeloveu 2015-10-11 11:29
[求助] 求助Error: Failed to start simulation kernel,怎么解决 fangqi 2015-10-10 01667 fangqi 2015-10-10 21:31
[求助] Altera Stratix V LVDS clock tree问题 zhangli542 2015-10-9 22997 zhangli542 2015-10-10 19:28
[求助] 求助 加法器 乘法器 ip核 erhui224 2015-10-9 63368 erhui224 2015-10-10 18:03
[求助] 有没有用过altera qsys 开发过pcie的啊 gupishaonian 2015-5-21 12237 asyou 2015-10-10 16:39
[求助] xilinx pcie核挑主板 - [悬赏 500 信元资产] xduryan 2015-10-9 73471 xduryan 2015-10-10 13:07
[招聘] 中晟宏芯微处理器设计招聘 hanxinhui 2015-8-10 74100 eaglelsb 2015-10-10 10:19
[原创] 抛砖引玉,同步器(二) 精华3  ...2 immonster 2012-12-24 1211370 luoyanhui1991 2015-10-10 09:49
[求助] 综合资源为0% 小工兵 2015-10-6 94294 ethanper 2015-10-9 22:05
[求助] [求助]求谁有Xilinx Virtex5系列的XC5VLX110T引脚分配图 喵咪呼噜love 2015-10-9 12329 qladxk2008 2015-10-9 20:26
NC-verilog 仿真不出来  ...2 xibeizi314159 2008-1-11 1713419 349548407xmj 2015-10-9 10:49
[求助] 求教:将一个reg型数据assign给wire,为什么wire的1在仿真中变成了x?? 小钻风同学 2015-10-8 56067 henryshen2000 2015-10-9 08:32
[原创] verilog编程OQPSK与QPSK比较的相差的一个位如何实现? bannitianya 2015-10-8 02215 bannitianya 2015-10-8 21:39
[求助] 请问有人用过LogiCORE IP Soft Error Mitigation Controller吗  ...2 践行者 2013-7-23 179127 wanlj 2015-10-8 21:31
[原创] 我录制的通信接收机与PLL设计视频,欢迎讨论  ...2 qsj8362234 2014-7-20 186527 yuduqjy 2015-10-8 20:49
[求助] 求解答,怎么用verdi打开一大推VHDL文件!!! 坤子 2015-9-29 59371 harry_hust 2015-10-8 19:50
[求助] 求大神来给分析一下FMC接口和LVDS接口的特性和区别 fayfay 2015-10-8 12456 justfigo 2015-10-8 18:58
[讨论] 关于双触发器同步的信号宽度的问题  ...2 qpbcl3 2015-9-11 167401 jupitars 2015-10-8 14:49
[求助] 如何对SPI的输入时钟信号进行去毛刺(去抖)处理 fangzhutian 2015-10-2 47899 haitaox 2015-10-8 13:42
[讨论] xilinx大神来解释下下异步复位和同步复位的选择? glace12123 2015-10-2 65392 haitaox 2015-10-8 13:37
[求助] 文章审核:RTL网表和门级网表的区别? 追天鹅的青蛙 2011-2-25 37834 qq570327113 2015-10-8 11:24
[求助] 求助FPGA被DSP驱动的问题 super0peng 2015-9-24 22226 super0peng 2015-10-8 10:39
[求助] fpga 实现对DS28芯片的通讯,同时将反馈的信息通过串口在pc上观察 294579633 2015-10-8 01800 294579633 2015-10-8 09:05
[求助] 求大神解决Error:Failed to start simulation kernel fangqi 2015-10-8 22179 fangqi 2015-10-8 08:45
[求助] 求一块ARTIX-7开发板,带PCIE接口的 cdsmakc 2015-10-7 02356 cdsmakc 2015-10-7 17:14
[求助] 求助: quartus增量编译与逻辑锁? - [悬赏 1000 信元资产] wxxhn 2011-10-20 56192 dongfangin2012 2015-10-7 16:08
[求助] 用DC做综合,critical path也会变吗? dada999 2015-10-6 33848 dada999 2015-10-7 13:40
[求助] Verilog testbench如何寫??  ...23456..15 chiu123 2010-7-18 14941092 justfigo 2015-10-7 10:48
[求助] 求教FPGA读RAM的时序问题 半岛阳光 2015-10-4 22919 justfigo 2015-10-7 10:44
[求助] ISE14.7生成IP核遇到的问题 yangzhiyuan 2015-10-6 12999 justfigo 2015-10-7 10:28
[求助] 如何在ISE14.2使用N25Q512 wuwenboxiaoxiao 2015-10-4 12029 wuwenboxiaoxiao 2015-10-6 10:10
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 07:49 , Processed in 0.050222 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块