EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31194|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 379 380 381 382383384 385 386 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求书：Verilog HDL 入门（第三版）	841583054 2015-9-16	03048	841583054 2015-9-16 13:53
[求助] 刚开始学习FPGA静态时序分析，请问图片中的错误原因是？	z147028571 2015-9-15	21000	hhpingyear 2015-9-16 08:51
[求助] synpfify pro 9.6.2 scope中没有multicycle path约束	speedUp 2011-10-13	66208	kimi_xiaoben 2015-9-15 21:27
[原创] 如何在win7 windows7 上安装 synplify 9.6.2 和 Modelsim SE 6.5?	leopold2008 2011-11-20	56233	kimi_xiaoben 2015-9-15 21:10
[资料] 片内逻辑分析仪的几个概念	besideyou 2015-9-15	02340	besideyou 2015-9-15 19:51
[求助] 请教一个关于xilinx platform flah prom的问题 - [悬赏 100 信元资产]	xduryan 2015-9-15	02114	xduryan 2015-9-15 19:33
[求助] xilinx ISE A7在map的时候时间非常长 ...2	293426605 2015-9-3	115822	xcrabx77 2015-9-15 18:52
[求助] Cyclone IV gxb 误码问题	caiyichi 2015-9-15	01426	caiyichi 2015-9-15 18:40
[求助] V5（ XC5VFX130T）不能识别	xianuser 2015-9-15	01948	xianuser 2015-9-15 18:14
[求助] altera 时钟切换问题	luzent 2015-9-14	32765	ddxx 2015-9-15 17:51
[求助] PEX8311的PCIE板卡FPGA程序，关于上传FPGA内部生成的数据问题	wm_tju 2015-8-28	42921	wm_tju 2015-9-15 17:01
[求助] 求助：Modelsim后仿真	lhy217 2011-12-8	64947	snoobby 2015-9-15 16:58
[求助] wire类型数据赋值有问题	yqh777cn 2015-9-15	02171	yqh777cn 2015-9-15 14:41
[原创] sdram控制器设计相关	wh_zyh 2015-3-13	22619	simon_mviewtech 2015-9-15 12:25
[求助] zynq-7000里添加microblaze问题！！！！！！！！！！！！	windyfuzibuaa 2014-10-30	23030	无限畅想2012 2015-9-15 11:19
[求助] 嵌入式系统处理时间有哪两种方式？ - [悬赏 1 信元资产]	zhanglinying 2015-9-15	02014	zhanglinying 2015-9-15 09:28
[求助] a大于-100并且a小于100怎么用verilog描述	chang75161 2015-9-11	73867	jun_dahai 2015-9-15 09:25
[求助] RSA算法求助,急！！！ ...2	jamy3531 2015-9-6	125544	jamy3531 2015-9-15 08:33
[求助] Xilinx ISE 中如何查看某一信号到输出端口的路径延时？ - [悬赏 100 信元资产]	naijgnay 2015-9-14	26133	harry_hust 2015-9-14 22:10
[求助] 怎样判断AXI总线是否挂死？	lantern5566 2015-9-14	03243	lantern5566 2015-9-14 21:51
[求助] Xilinx chipscope不能区分观测的信号接在内部代码的哪个信号上？ - [已解决] ...2	naijgnay 2015-9-6	116822	999 2015-9-14 15:54
[求助] xilinx时序约束问题	jie768029 2014-8-26	44503	liuyang1990 2015-9-14 11:37
[求助] 一段verilog代码不理解，求解答	chang75161 2015-9-10	72162	as8891 2015-9-14 10:54
[求助] Memory compiler产生的RAM，那么相应部分的SFR怎么办	touattianjin 2015-9-13	02205	touattianjin 2015-9-13 23:59
[求助] 求个tcl脚本	xcrabx77 2015-9-12	23085	cutfor 2015-9-13 21:49
[转贴] DCM使用（转）	574920045 2013-9-5	46857	longgepku 2015-9-13 20:35
[求助] xilinx VC709 PLL问题	海阔天空hou 2015-9-13	01903	海阔天空hou 2015-9-13 16:21
[求助] 新手提问关于assign语句延迟的问题	841583054 2015-9-11	54091	gslscyh 2015-9-13 11:13
[求助] 寻求ISE下载资源	ddd05 2015-9-12	02036	ddd05 2015-9-12 23:49
[原创] 求助，雷达	lhw123 2015-9-11	32268	gg9132qq 2015-9-12 23:48
[求助] 我移植了一个SD卡驱动结果资源不够了	qinlu123 2015-9-11	02274	qinlu123 2015-9-11 17:32
[求助] 求教一个静态时序分析的问题	风中飞 2015-9-11	22963	coyoo 2015-9-11 16:42
[求助] 关于DC综合的一个warning	高瞻forever 2015-9-11	11524	高瞻forever 2015-9-11 14:00
[求助] 各位，请问同步复位和异步复位，在DC、PT中分别如何处理？	ll72427 2012-9-1	83718	jupitars 2015-9-11 11:20
[求助] 破解版Quartus dsp builder的FFT mega core 能否下到板子上用	simonli24 2015-9-11	02520	simonli24 2015-9-11 10:12

1 ... 379 380 381 382383384 385 386 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31194|排名: 19

快速发帖

浏览过的版块

站长推荐 /1