在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [求助] Xilinx ISE 中如何查看某一信号到输出端口的路径延时? - [悬赏 100 信元资产] naijgnay 2015-9-14 25744 harry_hust 2015-9-14 22:10
[求助] 怎样判断AXI总线是否挂死? lantern5566 2015-9-14 02976 lantern5566 2015-9-14 21:51
悬赏 [求助] Xilinx chipscope不能区分观测的信号接在内部代码的哪个信号上? - [已解决] attach_img  ...2 naijgnay 2015-9-6 116280 999 2015-9-14 15:54
[求助] xilinx时序约束问题 jie768029 2014-8-26 44318 liuyang1990 2015-9-14 11:37
[求助] 一段verilog代码不理解,求解答 chang75161 2015-9-10 72020 as8891 2015-9-14 10:54
[求助] Memory compiler产生的RAM,那么相应部分的SFR怎么办 touattianjin 2015-9-13 02012 touattianjin 2015-9-13 23:59
[求助] 求个tcl脚本 xcrabx77 2015-9-12 22770 cutfor 2015-9-13 21:49
[转贴] DCM使用(转) 574920045 2013-9-5 46536 longgepku 2015-9-13 20:35
[求助] xilinx VC709 PLL问题 海阔天空hou 2015-9-13 01694 海阔天空hou 2015-9-13 16:21
[求助] 新手提问关于assign语句延迟的问题 841583054 2015-9-11 53802 gslscyh 2015-9-13 11:13
[求助] 寻求ISE下载资源 ddd05 2015-9-12 01984 ddd05 2015-9-12 23:49
[原创] 求助,雷达 lhw123 2015-9-11 32106 gg9132qq 2015-9-12 23:48
[求助] 我移植了一个SD卡驱动结果资源不够了 qinlu123 2015-9-11 02097 qinlu123 2015-9-11 17:32
[求助] 求教一个静态时序分析的问题 风中飞 2015-9-11 22781 coyoo 2015-9-11 16:42
[求助] 关于DC综合的一个warning 高瞻forever 2015-9-11 11442 高瞻forever 2015-9-11 14:00
[求助] 各位,请问同步复位和异步复位,在DC、PT中分别如何处理? ll72427 2012-9-1 83521 jupitars 2015-9-11 11:20
[求助] 破解版Quartus dsp builder的FFT mega core 能否下到板子上用 simonli24 2015-9-11 02297 simonli24 2015-9-11 10:12
[求助] 开源的8051核,大概需要多少资源? 以Altera为例 yangwenguan 2015-9-6 22146 jupitars 2015-9-11 09:49
[原创] Matlab Fdatool 数字滤波器设计工具应用问题1 chenpenghjh3 2013-12-15 53025 cy422311 2015-9-11 09:34
[活动] 赛灵思三重好礼,热辣来袭活动获奖名单即将公布..  ...23 jackzhang 2015-7-2 206413 999 2015-9-10 19:03
[求助] 请问在电路综合过程中,flat和hierarchical到底有啥区别?? somey 2014-8-18 44173 biao070525 2015-9-10 16:14
[求助] 后仿的异步信号时序检测 recorner 2015-9-8 65019 timchen0716 2015-9-10 15:06
[调查] 模拟和数字哪个更有前景? 841583054 2015-9-10 02309 841583054 2015-9-10 13:26
[求助] 一个关于用fpga读写ddr3时,fpga引脚标准的问题。 sarlaga 2015-9-9 32482 xduryan 2015-9-10 10:11
[求助] FPGA如何实现有符号定点数乘法? eqgyzgs 2015-9-6 55694 dspmimo 2015-9-9 21:34
[求助] xilinx ise fft ip核问题? chang75161 2015-9-8 11751 dspmimo 2015-9-9 21:32
[求助] 求xilinx的XC7V2000T这块FPGA开发板的原理图 hutushenxinxin 2015-9-7 63652 dspmimo 2015-9-9 21:22
[求助] 请教一个xilinx 时序约束的问题 lhzh7 2015-9-9 12225 xcrabx77 2015-9-9 20:27
[招聘] FPGA高手兼职设计接口设计  ...23 zengbingzj 2010-11-18 2610804 jupitars 2015-9-9 18:08
[求助] xilinx FPGA高速收发器的使用 1482131386 2015-8-27 52430 jupitars 2015-9-9 17:51
[求助] synopsys DC是怎么进行功耗估计的 zsgboy 2015-5-22 52841 sunrisewu 2015-9-9 17:43
[求助] 【求助】Windriver调试Xilinx板子(PCIe) chanjoe525 2015-9-8 13220 alienwarexie 2015-9-9 17:12
[求助] fpga开发的扇出问题 hzc191025 2014-6-16 55345 murphy522 2015-9-9 15:26
[求助] Intersil 500M AD的FPGA接口程序问题 attach_img  ...2 lxtx603 2014-10-30 185846 hanyang 2015-9-9 11:26
[讨论] FPGA下载文件被压缩后有什么影响? lunmag 2015-9-9 12139 haitaox 2015-9-9 11:06
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 11:01 , Processed in 0.042465 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块