EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 375 376 377 378379380 381 382 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] VCS如何操作可以生成关于覆盖率的报告	bob_haohao 2012-6-6	85785	xuxiangfeng014 2015-9-27 16:15
[求助] ise 出错	chenlidong 2015-1-18	24938	chenlidong 2015-9-27 09:14
[求助] [急求] 有关于verilog中#延时符号的问题xlinx开发板的型号问题	喵咪呼噜love 2015-9-25	12260	acgoal 2015-9-26 18:13
[求助] vcs图形界面无法启动	bq56 2015-9-26	12325	acgoal 2015-9-26 18:08
[求助] FPGA	goodbey155 2015-9-25	43157	pork7894 2015-9-26 09:11
[求助] 如何提高DDR3的效率 ...2	半人小马 2013-12-8	109367	phoenix_heart 2015-9-25 23:53
[求助] 使用原理图建立工程遇到“黑箱子”问题	malarkey1989 2015-9-23	22680	malarkey1989 2015-9-25 16:19
[求助] otp问题	FFF哆 2015-9-25	01792	FFF哆 2015-9-25 11:19
[求助] modelsim 仿真问题一直loading	YoungZ1 2013-8-7	52942	lovingxiuxiu 2015-9-25 10:47
[求助] RTL Compiler里的multiple port和unconnected ports命令	chenfengrugao 2015-9-25	01771	chenfengrugao 2015-9-25 10:05
[求助] 关于sdram burst的问题	hanxinhui 2015-9-25	02211	hanxinhui 2015-9-25 09:21
[求助] FPGA	mdykj33 2015-9-22	21736	goodbey155 2015-9-25 08:48
[求助] [求助]有关于verilog中两次赋值的问题	喵咪呼噜love 2015-9-23	62270	南宫恨 2015-9-24 17:32
[原创] 关于verilog编程中乘法器和加法器位数不断增多的问题	dada999 2015-9-24	73952	南宫恨 2015-9-24 17:27
[求助] 关于点对点用以太网的求救，求大神指点	lanhao1991 2015-9-24	12010	flyboy 2015-9-24 16:59
[求助] FPGA的门控时钟如何时序约束 ...2	nplayer 2015-9-20	135931	nplayer 2015-9-24 16:48
[求助] xilinx的MIG建立多端口访问内存	574920045 2015-9-19	53054	disenchanted 2015-9-24 16:12
[其它] 时序设计工具	bu_gaosuni 2015-9-24	02270	bu_gaosuni 2015-9-24 15:15
[求助] Matlab如何与FPGA通过PCI express 互传数据	ttxs2009 2015-9-23	22733	zhaojingzb 2015-9-24 14:42
[求助] xilinx的SPI焼写，开关电源重启后SPI被擦除	574920045 2015-9-19	72947	laf01 2015-9-24 10:48
[求助] altera的cyclone iv芯片编译时gxb模块无故pin冲突	caiyichi 2015-9-23	12254	laf01 2015-9-24 10:44
[求助] 关于DDR3问一个低端的问题	djqlyy 2015-9-22	62122	laf01 2015-9-24 10:43
[求助] 好用的电路图输入工具	zsftm 2015-9-23	41829	laf01 2015-9-24 09:15
[求助] scaler核无法进行前仿	zhaoyang_yt 2015-9-23	42757	laf01 2015-9-24 09:09
[求助] 一个笔试题目关于PLL锁定信号检测的设计，没有思路，大家讨论一下	Kiss_Rose 2015-9-17	44161	laf01 2015-9-24 09:02
[求助] ISE14.7编译时不能Map了是怎么回事？	besideyou 2015-9-22	12272	laf01 2015-9-23 16:41
[求助] MCB中FIFO深度的问题	djqlyy 2015-9-22	31757	laf01 2015-9-23 16:39
[求助] 异步电路上FPGA 付费求助 ...2	mrlin03 2015-8-6	113120	laf01 2015-9-23 16:32
[求助] verilog hdl 的疑问	gah2 2015-9-23	01600	gah2 2015-9-23 15:24
[原创] 请教systemverilog constraint	atlandis 2015-9-23	01384	atlandis 2015-9-23 11:29
[求助] fsl总线数据收发问题	flwbet 2015-9-21	12316	silencex8 2015-9-22 17:29
[求助] ISE中，调用FIFO IP核遇到的问题？	yangzhiyuan 2015-9-14	43086	silencex8 2015-9-22 17:23
[求助] 添加仿真配置文件（simulation configuration）出错,求大神解答	he_says 2015-9-22	01980	he_says 2015-9-22 17:22
[求助] xilinx 乘号（*）问题	pingis58 2015-4-10	42632	silencex8 2015-9-22 17:20
[求助] 小白初次写FPGA，求大神帮忙优化资源	liyan_xj 2015-9-21	22428	silencex8 2015-9-22 17:14

1 ... 375 376 377 378379380 381 382 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1