EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 374 375 376 377378379 380 381 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问小弟破解的licence能否同时让dccompiler和spice激活	chneagle 2010-5-13	12525	200728015127036 2015-10-2 21:08
[求助] 跪求这个异步的ROM在quartus中怎么实现，除了用组合逻辑外	fangqi 2015-10-2	12969	fangqi 2015-10-2 18:51
[求助] 向前辈求助：从designware调用fifo，DW_fifo_2c_df，写不进数据是什么问题呢？ ...2	jackwei1987 2014-11-29	107509	mangotango 2015-10-2 10:05
[求助] 实际编码中，什么是亚稳态？	wsz561208 2015-9-28	82350	glace12123 2015-10-2 00:14
[求助] IC5141使用问题	huixin 2012-11-11	23012	zhou_charles 2015-10-1 21:23
[求助] 关于quartus8.1产生的pof破解问题	xiaobai1628 2015-9-30	01390	xiaobai1628 2015-9-30 22:47
[求助] 怎样将ALTERA的CPLD芯片的pof文件读出来，被读取的芯片是EMP7032SLC44-10N	314255002 2011-9-21	99394	adamchen00 2015-9-30 17:11
[求助] 求助占空比为50%的奇数分频	刺猬精灵 2015-9-30	32835	chengroc 2015-9-30 15:52
[求助] SYNOPSYS：DC&PrimeTime相关工艺库问题	sy1success 2015-9-30	02507	sy1success 2015-9-30 15:15
[求助] 有关 Verilog语言的代码的编写	甲壳虫 2015-9-29	52161	甲壳虫 2015-9-30 14:55
[求助] NOIS中关于UART与PC的通信问题 - [悬赏 100 信元资产]	sy1success 2015-9-16	94336	sy1success 2015-9-30 14:54
[求助] 请问Xilinx V6 开发板上编译Linux的实验手册	ttxs2009 2015-9-30	02060	ttxs2009 2015-9-30 11:05
[求助] Quartus15 添加器件库空间不足	liyan_xj 2015-9-29	01844	liyan_xj 2015-9-29 17:00
[求助] OVM xbus例子里的不寻常的systemverilog语法问题讨教一下！	system100 2010-4-7	66107	雕刻时光721 2015-9-29 15:19
always @ * 是什么意思啊 ...2	next_1234 2007-5-3	1924993	kka 2015-9-29 11:20
[原创] Xilinx GTX 发射机眼图	naijgnay 2015-9-28	53827	naijgnay 2015-9-29 10:44
[求助] 在时间verilog编码中，什么时候需要用锁存器呢？	wsz561208 2015-9-28	33064	wsz561208 2015-9-29 09:52
[求助] 求解modelsim10.c无法载入debussy的novas_fli.dll ...2	dlb05061131 2012-5-18	1210962	2008051318 2015-9-29 04:03
[求助] rs编码的乘法器实现原理	小坤坤帅 2015-9-24	73477	1072978274 2015-9-29 01:43
[求助] 十万火急，modelsim SDRAM功能仿真，见鬼了...	z147028571 2015-9-28	02168	z147028571 2015-9-28 23:01
[求助] 关于工具的问题：在FPGA设计中使用代码检查工具的意义有多大？	arccosx 2015-9-26	32721	arccosx 2015-9-28 22:07
[讨论] V5开发板 ML523的SRIO调试	ningfen 2015-9-15	12277	polozpt 2015-9-28 21:09
[求助] encounter的环境变量怎么设置啊……	喵咪呼噜love 2015-9-28	01689	喵咪呼噜love 2015-9-28 19:41
[求助] [求助]encounter的环境变量怎么设置啊	喵咪呼噜love 2015-9-28	01991	喵咪呼噜love 2015-9-28 17:53
[求助] 请问如何在candence里面输出verilog网表？	bookbike 2012-9-3	46052	204204 2015-9-28 17:33
[原创] 请教verdi的安装	atlandis 2015-9-28	01623	atlandis 2015-9-28 15:15
[求助] [求助]有关于verilog中mem的问题	喵咪呼噜love 2015-9-23	52962	喵咪呼噜love 2015-9-28 11:30
[原创] verilog hdl 向量使用变量进行索引	gah2 2015-9-28	02776	gah2 2015-9-28 10:46
[求助] modelsim问题	chang75161 2015-9-28	01347	chang75161 2015-9-28 09:58
[其它] SystemVerilog Assertions Handbook	maaasd 2015-9-28	02505	maaasd 2015-9-28 09:02
[求助] Zynq 7000关于片内XADC数据DMA采集，西安工程私信可以联系我	li497845512 2015-9-22	63166	goalyoung 2015-9-28 08:41
[求助] 数字前端FPGA验证 ...2	小工兵 2015-9-18	104537	1072978274 2015-9-28 02:13
[求助] DDR2控制器仿真中phy_init_done信号的生成	lovingxiuxiu 2015-9-25	12548	nj_yanglu 2015-9-27 22:19
[求助] questasim 代码覆盖率问题求助	十八画生 2015-9-26	33782	十八画生 2015-9-27 22:07
[求助] windows下nc和debussy怎么联合起来	从这一刻信仰 2015-9-27	01248	从这一刻信仰 2015-9-27 21:59

1 ... 374 375 376 377378379 380 381 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1