在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] 分频时钟数据采集 谁枫而飘 2015-9-14 74025 polozpt 2015-9-17 21:28
[求助] 要仿真DDR3的mig核,激励怎么写 wsz561208 2015-9-17 01860 wsz561208 2015-9-17 20:47
[求助] 关于microblaze phyconnie 2015-9-15 72614 phyconnie 2015-9-17 20:26
[招聘] 关于举办“纳米级低功耗容错数字IC设计高级培训班”的通知 MIITEC 2015-9-17 02219 MIITEC 2015-9-17 14:24
[求助] [求助]有关于verilog中#延时符号的问题 喵咪呼噜love 2015-9-17 62265 jun_dahai 2015-9-17 13:21
[讨论] 大家用Xilinx FPGA时一般用什么复位方式? naijgnay 2015-9-14 84687 haitaox 2015-9-17 12:05
[求助] ISE生成的IP核怎样仿真 wsz561208 2015-9-16 22289 wsz561208 2015-9-17 11:23
[求助] 求助关于spartan3an开发板的使用问题 attach_img xylion 2015-9-17 31814 xylion 2015-9-17 11:09
[求助] 重金求TCP/IP硬件协议栈  ...2 davisleey 2014-4-27 105884 麻豆小芽 2015-9-17 10:14
[求助] Cadence NC怎么重新compile design? 荆棘鸟OO 2015-9-16 22346 jumphigh1987 2015-9-17 10:13
[讨论] FPGA新手求助 as0920 2015-9-15 73489 xchke 2015-9-17 10:11
[求助] 锯齿波分段函数程序仿真结果不对,坐等高手指点 attach_img hapday1 2015-9-17 11826 hapday1 2015-9-17 09:52
[求助] 请教一下怎样让FPGA I/O输出电压为1V lion_cube 2015-9-16 52704 acgoal 2015-9-16 23:00
[求助] Actel和Lattice FPGA的编程文件类型 441307320 2015-9-16 01794 441307320 2015-9-16 19:15
[求助] 关于一段verilong代码的疑惑,希望各位大侠帮忙解答,谢谢! attach_img  ...2 jinglong_zhou 2012-5-5 115731 fengwu0805 2015-9-16 15:54
[求助] 刚开始学习FPGA的静态时序分析,请问图片中的错误原因是? attach_img z147028571 2015-9-15 11090 fengwu0805 2015-9-16 15:43
新手请教,Altera和Xillin那个好上手  ...23 liangjlong 2009-5-28 238150 mash123 2015-9-16 14:51
[求助] 求书:Verilog HDL 入门(第三版) 841583054 2015-9-16 02810 841583054 2015-9-16 13:53
[求助] 刚开始学习FPGA静态时序分析,请问图片中的错误原因是? attach_img z147028571 2015-9-15 2938 hhpingyear 2015-9-16 08:51
[求助] synpfify pro 9.6.2 scope中没有multicycle path约束 speedUp 2011-10-13 65987 kimi_xiaoben 2015-9-15 21:27
[原创] 如何在win7 windows7 上 安装 synplify 9.6.2 和 Modelsim SE 6.5? leopold2008 2011-11-20 56035 kimi_xiaoben 2015-9-15 21:10
[资料] 片内逻辑分析仪的几个概念 besideyou 2015-9-15 02150 besideyou 2015-9-15 19:51
悬赏 [求助] 请教一个关于xilinx platform flah prom的问题 - [悬赏 100 信元资产] attach_img xduryan 2015-9-15 01935 xduryan 2015-9-15 19:33
[求助] xilinx ISE A7在map的时候时间非常长  ...2 293426605 2015-9-3 115444 xcrabx77 2015-9-15 18:52
[求助] Cyclone IV gxb 误码问题 caiyichi 2015-9-15 01306 caiyichi 2015-9-15 18:40
[求助] V5( XC5VFX130T)不能识别 xianuser 2015-9-15 01812 xianuser 2015-9-15 18:14
[求助] altera 时钟切换问题 attachment luzent 2015-9-14 32571 ddxx 2015-9-15 17:51
[求助] PEX8311的PCIE板卡FPGA程序,关于上传FPGA内部生成的数据问题 attach_img wm_tju 2015-8-28 42697 wm_tju 2015-9-15 17:01
[求助] 求助:Modelsim后仿真 lhy217 2011-12-8 64782 snoobby 2015-9-15 16:58
[求助] wire类型数据赋值有问题 yqh777cn 2015-9-15 02038 yqh777cn 2015-9-15 14:41
[原创] sdram控制器设计相关 wh_zyh 2015-3-13 22469 simon_mviewtech 2015-9-15 12:25
[求助] zynq-7000里添加microblaze问题!!!!!!!!!!!! windyfuzibuaa 2014-10-30 22892 无限畅想2012 2015-9-15 11:19
悬赏 [求助] 嵌入式系统处理时间有哪两种方式? - [悬赏 1 信元资产] zhanglinying 2015-9-15 01907 zhanglinying 2015-9-15 09:28
[求助] a大于-100并且a小于100怎么用verilog描述 chang75161 2015-9-11 73707 jun_dahai 2015-9-15 09:25
[求助] RSA算法求助,急!!!  ...2 jamy3531 2015-9-6 125029 jamy3531 2015-9-15 08:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 10:56 , Processed in 0.042629 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块