EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 370 371 372 373374375 376 377 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] win10系统下利用xilinx 的SDK软件无法向S6板子里下载的问题	jiakeli 2015-10-21	01874	jiakeli 2015-10-21 21:16
[求助] xilix DDR3 IP 求助 ...2 3 4	zsy5460 2014-7-31	3013059	fightant 2015-10-21 20:55
[求助] 关于Spartans6的DCM IP核的使用问题	wsz561208 2015-10-21	01603	wsz561208 2015-10-21 20:33
[讨论] 大家讨论一下design中预留的gpio的port都有什么使用场合??	yangweijlu 2015-10-21	02302	yangweijlu 2015-10-21 18:54
[求助] design中 mem的拆分??	yangweijlu 2015-10-21	12364	yangweijlu 2015-10-21 17:29
[原创] “国家IC人才培养平台”IC-MEMS-纳米级低功耗数字IC-高级模拟电路-ESD-招生通知 ...2 3 4	MIITEC 2015-9-17	3311323	freedomzlp 2015-10-21 16:42
[求助] [求助] 问Synplify 2012 win32XX的疑难问题	tedazsx 2012-7-22	84397	lihaiz 2015-10-21 14:56
[求助] 32点FFT变换 ...2	fengche2012 2012-3-30	137705	gangsterzhang 2015-10-21 14:52
[求助] 关于ASIC时钟管理的问题	yangxueboily 2015-10-20	22610	whz7783478 2015-10-21 14:01
[求助] 求Altera和Xilinx的器件参数表	powermm 2015-10-21	12053	菜鸟要飞 2015-10-21 10:15
[求助] 怎么对fpga配置文件进行更改？有哪些参考资料？求帮助！	zhangchengcheng 2015-10-19	22203	mdykj33 2015-10-21 10:08
[求助] 请问那些厂家的cpld可以配置烧录密码?	yangwenguan 2015-10-21	01661	yangwenguan 2015-10-21 06:45
[求助] Xilinx ISE	1027199631 2015-10-15	11785	zhou_charles 2015-10-20 23:16
[求助] SynplifyPro综合时遇到的问题？	yangzhiyuan 2015-10-19	42808	lqsh126 2015-10-20 22:40
[讨论] 大公司里数字前端分工细是什么样的情况？	PercyPrimetime 2015-10-17	12422	PercyPrimetime 2015-10-20 21:22
VerilogHDL VHDL SystemC SystemVerilog这些东西的具体区别在何处 ...2 3 4 5	yaobin 2004-12-24	4523465	Jream 2015-10-20 19:35
[求助] 哪位大神有32Bbit浮点乘法器的Verilog程序啊！跪求！	18094157068 2015-10-20	32073	18094157068 2015-10-20 17:24
[求助] ise编译问题，代码放在不同的模块，编译的结果不同	z894811350 2015-10-16	23034	z894811350 2015-10-20 16:13
[讨论] IC反向设计仿真	349548407xmj 2015-10-15	74433	349548407xmj 2015-10-20 16:09
[求助] xilinx 总的模块对内部调用 ip核输出信号处理	huoyanchang 2015-10-20	01322	huoyanchang 2015-10-20 15:12
[资料] modelsim之do文件的简化使用例程说明	wsz561208 2015-10-20	22123	wsz561208 2015-10-20 14:21
[求助] Vivado和ISE的debug信号	linghuqiubai 2015-10-20	01971	linghuqiubai 2015-10-20 13:58
[求助] 关于时序问题	89274616 2015-10-20	02274	89274616 2015-10-20 11:01
[原创] 含收发器设计实例的时序约束问题	weihaitianxin 2015-10-20	02217	weihaitianxin 2015-10-20 10:56
[求助] 可调延时芯片。。。。。。。	风中飞 2015-9-22	72434	yangweijlu 2015-10-20 10:25
[求助] NEO-M8t GPS模块怎么控制？	christine1225 2015-10-20	02023	christine1225 2015-10-20 10:15
[求助] 有了解智能电表芯片的吗？？？	xinming200 2015-10-17	12712	yangweijlu 2015-10-20 10:06
[求助] FPGA中如何产生延时，没有时钟的情况下	wxh0001 2015-10-19	42497	coyoo 2015-10-20 09:14
[求助] 关于Verilog原语的使用	wsz561208 2015-10-17	62550	wsz561208 2015-10-20 09:05
[求助] 关于sdram的自动刷新及读写命令问题	ye_hong_lei 2014-8-5	75296	董小三 2015-10-19 21:40
[讨论] FPGA设计模块划分	creater1 2015-10-19	12096	zhaoke2005 2015-10-19 20:47
[原创] 请教如何查看FPGA设计中每个子模块占用的资源？	atlandis 2015-10-12	53427	mdykj33 2015-10-19 11:22
[求助] synopsy vcx_2014 64位dve环境变量设置的问题	cyx0610 2015-10-19	32204	satyaneos 2015-10-19 11:13
[求助] 用verilog实现AD5665R的I2C？	热爱嵌入式 2015-10-19	02104	热爱嵌入式 2015-10-19 09:28
[求助] 请教：not (weak0 weak1) (NZ, A);	sevid 2015-10-17	23868	sevid 2015-10-18 18:16

1 ... 370 371 372 373374375 376 377 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1