EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 369 370 371 372373374 375 376 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xapp1171 有人用过吗？？	iter_1 2014-8-5	23158	nieyunjie 2015-10-26 18:25
[招聘] FPGA	gpixel 2015-10-26	02480	gpixel 2015-10-26 15:53
[求助] 关于状态机优势的疑问 ...2	YoungZ1 2015-10-24	105136	wsz561208 2015-10-26 14:23
[原创] 大家讨论下做时钟复位电路需要考虑那些东西?	yangweijlu 2015-10-23	63123	coyoo 2015-10-26 14:06
[求助] FPGA编译后功能不对	ctheseus 2015-10-25	11686	acgoal 2015-10-26 07:41
[求助] 请问，FPGA与SFP 、SFP+接口的光模块连接？	tomlih 2013-6-6	412081	13515102587 2015-10-25 10:49
[求助] 关于DE2-115开发板的以太网通信问题	fcb123456 2015-10-24	12102	fcb123456 2015-10-24 21:40
[求助] 求指教！‘assign sum=mult(opa,opb)+out;“为什么还要+out？	浮云散 2015-10-24	11705	yadog 2015-10-24 11:46
[求助] quartusⅡ13.0版用软件自带的仿真工具仿真，但是出现不了输出波形，	霍无醉 2015-10-23	02158	霍无醉 2015-10-23 22:36
[求助] modelsim仿真中，不显示内部信号，只显示端口信号，怎么办？	wsz561208 2015-10-23	12004	hp9325 2015-10-23 19:55
[求助] help：数据包的保序处理	powermm 2015-10-20	73248	acgoal 2015-10-23 19:26
[求助] FPGA操作dm9000接收到数据以后怎么把数据打包上传到网络 - [悬赏 10 信元资产]	aqwtyyh 2015-10-23	02331	aqwtyyh 2015-10-23 17:58
[求助] VHDL	PXW 2015-10-23	42193	wlgxilinx 2015-10-23 15:21
[求助] dc 中的set_related_supply_net 和 cpf 中create_power_domain 的-boundary_ports项	titan19870502 2012-8-29	16887	yangweijlu 2015-10-23 14:47
[求助] 关于Xilinx的时钟buffer	linghuqiubai 2015-10-23	02351	linghuqiubai 2015-10-23 11:40
[求助] Quartus 布线时报错	itisyu 2015-10-22	42046	coyoo 2015-10-23 11:23
[求助] Synplify synthesis 可以像dc_shell 那样set_dont_touch么？	benzin 2012-11-13	45907	zeng32 2015-10-23 08:52
[求助] ISE和synopsis版本配合问题	gmm.dl.cn 2014-5-6	33905	marco0109 2015-10-23 08:21
[求助] ISE+synplify流程中约束问题请教	misrig001 2010-12-31	55388	marco0109 2015-10-22 23:12
[求助] fpga 实现PXIE 接口	ye241474698 2014-6-3	95810	kangqiaoyibie 2015-10-22 21:58
[求助] ise 调用synplify 2013 的问题 ...2	goddade 2014-3-20	136501	marco0109 2015-10-22 20:41
[求助] 全局时钟输入引脚必须要接IBUFG或IBUFGDS等原语吗，不能直接接DCM吗	wsz561208 2015-10-22	11696	su278 2015-10-22 20:41
[求助] 求助：synplify综合的edf格式网表，导入ISE后进行综合失败	wxxhn 2014-3-10	54637	marco0109 2015-10-22 20:34
[求助] 我写了个比较器想试用一下synplify，但是状态是Done（error），不知道怎么回事 ...2	水泥 2015-1-17	125522	marco0109 2015-10-22 20:25
[求助] spice 电路节点电容计算的问题	萧风客 2015-10-22	02127	萧风客 2015-10-22 18:54
[求助] FPGA做一次与操作延时要几ns？？？	wxh0001 2015-10-22	01441	wxh0001 2015-10-22 18:08
[原创] 求 xilinx xc7vx980t的datasheet	atlandis 2015-10-16	62327	atlandis 2015-10-22 17:54
[原创] 请教virtex6时钟源的定义	atlandis 2015-10-16	83034	atlandis 2015-10-22 17:48
[求助] GPS模块的控制命令	christine1225 2015-10-22	01827	christine1225 2015-10-22 17:33
[讨论] Stratix V DSP Kit 转让	gongjian32 2015-10-20	12589	gongjian32 2015-10-22 13:47
[求助] 新手求助	徐玉华123 2015-10-22	01605	徐玉华123 2015-10-22 12:57
[求助] 用K7实现PCIE DMA	tcswyy999 2015-10-22	02038	tcswyy999 2015-10-22 11:37
[求助] 基于比特流的FPGA可重构有哪些参考资料？	zhangchengcheng 2015-10-22	22251	zhangchengcheng 2015-10-22 11:17
[求助] 局部可重构如何画多边形重构去？ ...2 3	xushuai_hit53 2015-1-5	217169	hhy317460268 2015-10-22 11:07
[原创] FPGA中浮点数求余有没有什么好的方法啊？（VHDL）求助！ ...2	zhangtaozt 2011-3-10	137498	leopard520329 2015-10-21 23:34

1 ... 369 370 371 372373374 375 376 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1