数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31052|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 369 370 371 372373374 375 376 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] xilinx fft IP v7.1 modelsim仿真数据与matlab值相差很大，求指教	huoyanchang 2015-10-14	12272	huoyanchang 2015-10-15 18:35
[讨论] tcl 读取 bmp 的方法	murphy522 2015-7-24	12274	fightant 2015-10-15 17:03
[求助] XILINX IPCORE DDR 时序问题	djqlyy2922 2015-10-13	21682	jiangrui21cn 2015-10-15 16:52
[求助] Microblaze 程序大小	jiangrui21cn 2015-10-15	02333	jiangrui21cn 2015-10-15 16:46
[求助] 例化DDR2控制器，利用DCM产生差分时钟出现的问题	lovingxiuxiu 2015-9-16	63583	fightant 2015-10-15 16:13
[求助] modelsim仿真异常现象	midaier 2015-10-14	12330	midaier 2015-10-15 16:12
[解决] LabVIEW FPGA VI Pipelining	MasonCheng 2015-10-15	01765	MasonCheng 2015-10-15 14:54
[求助] xilinx 7系列 mig IP核关于仿真的问题	novakheish 2015-10-15	01935	novakheish 2015-10-15 14:02
[求助] FPGA 如何进行浮点运算	pork7894 2015-9-26	52254	gengbao 2015-10-15 11:28
[资料] Xilinx培训资料	besideyou 2015-10-12	42272	wsz561208 2015-10-15 09:45
[求助] 关于基于FPGA的IRIG_B码编码器的设计	somnusmu 2015-10-14	12317	董小三 2015-10-15 03:40
[求助] vivado的一个implementation warning	linghuqiubai 2015-10-13	23634	linghuqiubai 2015-10-14 09:23
[求助] 【求助】关于RAM读写时序的问题	happylomen 2011-8-21	97684	chenxl1990 2015-10-14 09:00
[求助] [求助使用verilog实现MAC	喵咪呼噜love 2015-9-24	52796	菜鸟要飞 2015-10-14 08:56
[讨论] ddr2如何将双向的dq和dqs做成单向的信号	董小三 2015-10-13	21962	董小三 2015-10-14 03:43
[求助] 请教xilinx selectmap配置失败原因？	peterntu 2014-9-10	54344	scu_gtdz 2015-10-13 22:31
[招聘] （北京）逻辑设计工程师、IC验证工程师、应用软件工程师	welostyi 2015-10-13	12895	fangqi 2015-10-13 18:26
[求助] 关于vavido的Linux版和Windows版的兼容问题	mylovexyd 2015-10-12	12539	mccauley 2015-10-13 17:11
[讨论] Verilog 时钟双沿触发，有什么缺点	浩然若枫 2014-8-27	87020	tjuspring 2015-10-13 15:02
[求助] 关于xilinx的ddr3读操作	kjkjjn 2015-10-12	22235	kjkjjn 2015-10-13 11:50
[求助] 请问一下，什么是贴片内存！！！！！	青阳尘 2015-10-13	12531	流年承诺梦 2015-10-13 10:43
[求助] 请问dc怎么综合memory compiler生成的ram 和 rom核	eda—wdy 2015-10-13	02228	eda—wdy 2015-10-13 09:33
[求助] 如何判断一断VHDL代码是latch还是multiplexer	王冠 2015-10-11	31892	Timme 2015-10-12 23:11
[求助] 关于从DDR中读数据用VGA显示的问题	djqlyy2922 2015-10-12	22499	fightant 2015-10-12 14:41
[调查] 在ic企业做FPGA验证前途咋样？	wxh0001 2015-10-11	65559	barnwell 2015-10-12 14:02
[求助] quartus II 找不到指定器件	jarirliu 2015-10-12	01448	jarirliu 2015-10-12 11:51
[求助] 关于ddr3读写数据的问题	噫吁戏 2015-6-2	83958	fightant 2015-10-12 11:38
[讨论] 扇出大为什么会导致路径延时比较大 ...2 3	挂在天边的鱼 2014-4-22	2718396	haitaox 2015-10-12 09:50
[求助] 请教linux环境下Spartan6实现的PCIe DMA 数据的同时频繁用lspci命令死机的问题	raojp 2015-10-11	12651	raojp 2015-10-12 08:03
[求助] invalid NC_Verilog executable是怎么回事？	水泥 2014-10-15	53378	晒太阳的猫 2015-10-11 21:39
[求助] 求助：信号和它的微分是正交的？做乘积，然后average, 会等于0吗？	Chaos_Bob 2015-10-11	01729	Chaos_Bob 2015-10-11 16:06
[求助] KC705开发板的pcie识别问题	neufeifatonju 2014-12-31	12950	eyeloveu 2015-10-11 11:29
[求助] 求助Error: Failed to start simulation kernel，怎么解决	fangqi 2015-10-10	01550	fangqi 2015-10-10 21:31
[求助] Altera Stratix V LVDS clock tree问题	zhangli542 2015-10-9	22666	zhangli542 2015-10-10 19:28
[求助] 求助加法器乘法器 ip核	erhui224 2015-10-9	63053	erhui224 2015-10-10 18:03

1 ... 369 370 371 372373374 375 376 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31052|排名: 10

快速发帖

浏览过的版块

站长推荐 /1