在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3331|回复: 6

[讨论] 为什么xilinx FPGA中FF的SR端口是高有效

[复制链接]
发表于 2015-11-18 20:43:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SR:set/reset是赛灵思FPGA底层硬件触发器中的一个具有置位/复位功能的端口,xilinx官方说其实高电平有效的。我很好奇为什么设计成高有效,一般复位都是低有效更常见。xilinx这样设计有什么好处?求各位解答
发表于 2015-11-19 10:58:22 | 显示全部楼层
没什么特别的原因,xilinx内部的器件一般都是高有效,其他的类似比如 bram的复位、CE。DSP的CE等等,都是高有效
 楼主| 发表于 2015-11-19 15:52:47 | 显示全部楼层
回复 2# haitaox


   谢谢答复。但我还是好奇究竟是因为CMOS工艺原因,还是因为高电平有效更加节省功耗。
发表于 2015-11-19 17:29:42 | 显示全部楼层
拜读一下。谢谢大神
发表于 2015-11-21 11:24:00 | 显示全部楼层
回复 3# 玄武


    低电平更加省电,所以设计为高电平有效。因为很多逻辑大多数都处于无效状态。
发表于 2015-11-21 22:00:09 | 显示全部楼层
good good good
发表于 2015-11-24 16:29:04 | 显示全部楼层
楼上有正解,从功耗方面理解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:12 , Processed in 0.023020 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表