在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 求助:memory value must be of radix unsigned decimal是怎么回事 鹦鹉秋 2015-6-7 17883 yysyys_18 2015-11-18 16:13
[求助] .synopsys_dc.setup文件中命令行含义 iknowzxc 2015-11-18 02826 iknowzxc 2015-11-18 16:10
[求助] CPLD如果不在复位时给信号赋初值那么信号的初值会是什么 xukawendi 2015-11-15 53089 coyoo 2015-11-18 15:17
[求助] 关于microblaze的boot phyconnie 2015-9-22 32795 phyconnie 2015-11-18 14:44
[求助] alter fifo ip的应用 谁枫而飘 2015-11-17 52489 小谢青枫 2015-11-18 09:56
[求助] vivado综合时报两种errors daneast 2015-11-17 06187 daneast 2015-11-17 19:57
[求助] 求教:Xilinx A7的OSERDESE2输出电平 小谢青枫 2015-11-17 03005 小谢青枫 2015-11-17 17:12
[原创] Verilog Testbench的结构  ...2 sivar 2010-12-5 146022 jeffej 2015-11-17 14:21
[求助] FPGA选型  ...2 conghung2012 2012-11-9 169252 yuchen576 2015-11-17 14:09
[原创] VP文件 Liz6868 2015-11-17 02011 Liz6868 2015-11-17 11:56
[求助] zynq 设计的一个问题。 wjk2009 2014-12-8 13043 zsy123 2015-11-17 09:39
[求助] 请问一下大神们,我想用Verilog写个三极管,但是编译老是出现这个错误。 zht247200 2015-11-15 72642 tedious 2015-11-17 08:46
[活动] SoC pull up circuit spauls 2015-11-17 02427 spauls 2015-11-17 06:00
[求助] DDR3问题求助 liumeco_jy 2015-11-16 12307 navylin1 2015-11-17 02:37
[求助] Xilinx MIG v1.7 DDR3控制器调试时遇到问题,求解答 xduryan 2014-8-13 12880 18740358554 2015-11-16 17:24
[原创] 关于在VCS 中生成fsdb文件,也就是用verdi来调试的文件按  ...234 dlb05061131 2011-1-10 3517795 Holon_zhang 2015-11-16 14:30
[原创] altera ip核仿真问题 quzhongru 2015-11-16 02402 quzhongru 2015-11-16 12:33
[求助] NAND FLASH ECC tmfjek 2014-11-26 93184 Apenper 2015-11-16 11:06
[求助] 请问 multicycle path 数值怎么确定 SKILLER 2015-11-16 32303 南宫恨 2015-11-16 10:57
DSP builder advanced不能用 cheney1982 2009-11-6 77875 gariyak 2015-11-16 10:24
[原创] 【明德扬视频分享】点拨FPGA课程--第二十章  提高效率技巧 mdykj33 2015-11-7 82492 mdykj33 2015-11-16 08:50
[求助] xdc 移植到 ucf,求教! iter_1 2014-8-20 25314 vigorkylin 2015-11-15 14:04
[求助] synplify在综合的时候出现的问题 841583054 2015-11-15 02777 841583054 2015-11-15 12:31
[求助] 关于SYNPLFY编译的一个报错的疑问 wandtdk 2015-11-15 02373 wandtdk 2015-11-15 10:38
请教各位高手 怎么用FPGA 实现HDB3编码 忘知道的告之 3Q (无内容) swy100 2005-1-5 64949 zhanghu1989 2015-11-14 19:30
[求助] DDR的预取技术 recorner 2012-9-12 35536 xuchaolz 2015-11-14 15:02
[求助] 想请教一下各位大神,如何对一个Verilog模块实现Power gating? zht247200 2015-11-12 52926 mdykj33 2015-11-14 09:33
[求助] Nios II 自定义IP 使用问题求助 david94168 2015-1-26 73175 tomalan 2015-11-13 22:40
[求助] 484 Pin BGA封装FPGA PCB设计 小钻风同学 2015-11-13 02804 小钻风同学 2015-11-13 20:49
[求助] petalinux打包后从sd卡启动只能通过网口调试,不能通过串口 christine1225 2015-11-13 02182 christine1225 2015-11-13 18:11
[求助] 大家好 FPGAJBits 2015-11-13 01306 FPGAJBits 2015-11-13 16:38
[求助] FPGA JBits工具 问题 r0500s2005 2012-5-7 33140 FPGAJBits 2015-11-13 16:15
[求助] nios uart学习(求助) xiaoyangyu 2015-11-13 32705 xiaoyangyu 2015-11-13 14:08
[求助] 千兆以太网AR8035 kreil 2015-11-12 14240 ddxx 2015-11-13 09:40
[求助] 请教de-timing的方法 liangxiaowu 2015-11-12 22105 liangxiaowu 2015-11-13 08:55
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-14 06:39 , Processed in 0.046047 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块