在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2401|回复: 2

[求助] verilog串转并问题请教

[复制链接]
发表于 2015-12-4 11:50:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人在做一个FPGA信号处理模块,为了提高数据处理效率,打算将数据并行处理。数据格式为32位表示的单精度浮点数[31:0],打算64个数据一起并行输出,也就是说要64*32个reg?但是一般的串转并都是连续的Nbits转为并行的Nbits输出,没有说连续的N个数据(位宽32bits)转换为N路(每路位宽32bits)并行的输出形式?
可以这样写么?编译器报错
output
[31:0]
data_reg [0:63];
不知道我描述的清不清楚,请教论坛里的前辈们。
发表于 2015-12-5 22:20:45 | 显示全部楼层
不可以。你可以定义一个存储器,如 reg[31:0] memory[0:63]。输出时,将存储器memory[0],memory[1],memory[2]等依次赋给输出端口就可以了。
发表于 2015-12-7 20:55:56 | 显示全部楼层
回复 1# czy619730


   verilog应该不支持这种写法,system verilog好像支持,可以采用2#所说的方法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:01 , Processed in 0.016742 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表