EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 362 363 364 365366367 368 369 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 建议设立新板块	董小三 2015-12-3	43035	菩提老树 2015-12-3 12:47
[讨论] CPU加载工作负载	王皓 2015-12-3	02256	王皓 2015-12-3 10:53
[原创] FPGA配置问题	huiyuanai3 2015-12-3	02163	huiyuanai3 2015-12-3 09:37
[求助] 用什么软件进行故障模拟？	POPPINREY 2015-12-2	12216	POPPINREY 2015-12-2 23:59
[求助] ASIC的时钟主频最高可以到多少？	starlin 2015-12-1	52576	starlin 2015-12-2 22:57
[求助] ISE13.2版本下不能查看工程的电路结构图	LIQLM 2012-8-13	12847	xmouse 2015-12-2 21:53
[求助] 用modelsim仿真锁相环时无法出现正弦波，不知道是怎么回事？	王小梅 2015-12-2	42645	菜鸟要飞 2015-12-2 20:30
[求助] 求教关于门级提参后仿问题	长路漫漫 2015-12-2	02210	长路漫漫 2015-12-2 18:44
[求助] xilinx PCIe 启动DMA传输死机问题	jdfish 2015-9-3	65703	lthsemptian 2015-12-2 17:23
[求助] 为什么vcs path coverage 需要加lca ...2	Doris-liu 2010-2-28	1012541	SMHILYCM 2015-12-2 16:38
[求助] 关于功耗分析	htj844575037 2013-5-29	53701	我也要当学术帝 2015-12-2 15:12
[求助] 请问ISE 14.7支持system verilog的语法吗？	lddyx123 2015-12-2	02516	lddyx123 2015-12-2 13:40
[求助] ALTERA的功耗估算工具怎样用？ vcd文件怎生成？	shiyinjita 2011-6-20	44814	我也要当学术帝 2015-12-2 11:00
[求助] CameraLink信号可以直接接入FPGA吗	半人小马 2014-6-2	35015	ydh00002 2015-12-2 09:43
[求助] D触发器搭建的二分频对时钟频率是否有限制？	gyuek 2015-11-30	22721	gyuek 2015-12-2 09:41
[求助] Quartus报错，大家帮忙看看	xiubo541038 2015-10-27	13264	xiubo541038 2015-12-2 09:36
[求助] 请教xilinx k7325t pcie core仿真的问题	xduryan 2015-3-24	12803	3058957 2015-12-2 09:26
[求助] PI调节器元件具体参数怎样计算	ZHANGHUAFENG 2015-11-26	43633	ZHANGHUAFENG 2015-12-2 08:56
[求助] modelsim门级仿真error loading design	iknowzxc 2015-11-29	22552	iknowzxc 2015-12-2 08:10
[讨论] 有哪位大神使用过Anadigm公司的FPAA么	Terry_ 2015-12-1	12289	董小三 2015-12-2 06:36
[求助] vcs运行程序后，再simv，结果仿真停止不了了？（在testbench里面有finish任务）	石勒 2015-12-1	02355	石勒 2015-12-1 21:40
[求助] 带有ngo文件的project要怎么仿真？	tengzuming 2015-12-1	12903	murphy522 2015-12-1 21:19
[求助] 仿真spi flash 的verilog 模型，用户程序怎么存在flash里面？	xiajinminyu 2015-12-1	12003	liyafeng007 2015-12-1 15:28
[求助] 项目外包	axinailsa 2015-12-1	02516	axinailsa 2015-12-1 14:34
[求助] 求助	axinailsa 2015-12-1	01725	axinailsa 2015-12-1 14:31
[求助] Quartus 的Technology mapping viewer中的COMBOUT是啥意思？	taichiorange 2015-12-1	02378	taichiorange 2015-12-1 11:45
[求助] FPGA如何设置dont touch	eebsthu 2015-11-27	54784	eebsthu 2015-12-1 09:42
[求助] ISE下用户自定义IP如何挂在EDK下？ ...2	lpj363 2012-9-23	158799	3011204070 2015-12-1 00:47
[原创] 设计了一个SpiMaster通用，附加一个应用小实验总结	qinzhanao 2015-1-9	22509	xudongyuan 2015-11-30 21:28
[求助] 乘法器的结果什么时候需要截位？怎么截位？ ...2	christine1225 2015-5-19	116609	我也要当学术帝 2015-11-30 19:44
[求助] quartus中怎么设置波形，使得两个波形相位相差90度	王小梅 2015-11-28	22321	王小梅 2015-11-30 19:35
[求助] FPGA如何截位提高系统精度？	g280045620 2011-10-18	85926	我也要当学术帝 2015-11-30 19:29
[求助] verilog中数字滤波器小数系数的问题怎么解决 ...2	Herit 2013-3-21	146818	testi 2015-11-30 19:26
[求助] 请教功耗分析相关的saif文件的问题	shxr 2012-2-12	32587	testi 2015-11-30 19:23
[求助] 关于modelsim的saif文件生成问题。	rodgersli 2010-1-9	37014	testi 2015-11-30 19:21

1 ... 362 363 364 365366367 368 369 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

快速发帖

站长推荐 /1