在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[活动] SoC pull up circuit spauls 2015-11-17 02301 spauls 2015-11-17 06:00
[求助] DDR3问题求助 liumeco_jy 2015-11-16 12134 navylin1 2015-11-17 02:37
[求助] Xilinx MIG v1.7 DDR3控制器调试时遇到问题,求解答 xduryan 2014-8-13 12710 18740358554 2015-11-16 17:24
[原创] 关于在VCS 中生成fsdb文件,也就是用verdi来调试的文件按  ...234 dlb05061131 2011-1-10 3516905 Holon_zhang 2015-11-16 14:30
[原创] altera ip核仿真问题 quzhongru 2015-11-16 02203 quzhongru 2015-11-16 12:33
[求助] NAND FLASH ECC tmfjek 2014-11-26 92958 Apenper 2015-11-16 11:06
[求助] 请问 multicycle path 数值怎么确定 SKILLER 2015-11-16 32133 南宫恨 2015-11-16 10:57
DSP builder advanced不能用 cheney1982 2009-11-6 77648 gariyak 2015-11-16 10:24
[原创] 【明德扬视频分享】点拨FPGA课程--第二十章  提高效率技巧 mdykj33 2015-11-7 82324 mdykj33 2015-11-16 08:50
[求助] xdc 移植到 ucf,求教! iter_1 2014-8-20 25218 vigorkylin 2015-11-15 14:04
[求助] synplify在综合的时候出现的问题 attach_img 841583054 2015-11-15 02582 841583054 2015-11-15 12:31
[求助] 关于SYNPLFY编译的一个报错的疑问 wandtdk 2015-11-15 02173 wandtdk 2015-11-15 10:38
请教各位高手 怎么用FPGA 实现HDB3编码 忘知道的告之 3Q (无内容) swy100 2005-1-5 64791 zhanghu1989 2015-11-14 19:30
[求助] DDR的预取技术 attach_img recorner 2012-9-12 35272 xuchaolz 2015-11-14 15:02
[求助] 想请教一下各位大神,如何对一个Verilog模块实现Power gating? zht247200 2015-11-12 52746 mdykj33 2015-11-14 09:33
[求助] Nios II 自定义IP 使用问题求助 attach_img david94168 2015-1-26 72965 tomalan 2015-11-13 22:40
[求助] 484 Pin BGA封装FPGA PCB设计 小钻风同学 2015-11-13 02596 小钻风同学 2015-11-13 20:49
[求助] petalinux打包后从sd卡启动只能通过网口调试,不能通过串口 attach_img christine1225 2015-11-13 02041 christine1225 2015-11-13 18:11
[求助] 大家好 FPGAJBits 2015-11-13 01242 FPGAJBits 2015-11-13 16:38
[求助] FPGA JBits工具 问题 r0500s2005 2012-5-7 32932 FPGAJBits 2015-11-13 16:15
[求助] nios uart学习(求助) xiaoyangyu 2015-11-13 32459 xiaoyangyu 2015-11-13 14:08
[求助] 千兆以太网AR8035 kreil 2015-11-12 14013 ddxx 2015-11-13 09:40
[求助] 请教de-timing的方法 liangxiaowu 2015-11-12 21927 liangxiaowu 2015-11-13 08:55
[求助] grmon调试求助 attach_img beifengwx1100 2011-5-10 37017 shimuzhou 2015-11-12 21:28
[求助] 用veriloghdl如何编写一个中频信号输出啊 霍无醉 2015-11-12 11676 菜鸟要飞 2015-11-12 16:32
[求助] 通过RS232进行remote_update csyyj 2014-6-5 65006 xinzaihenhao 2015-11-12 15:11
[求助] chipscore抓取信号问题 chang75161 2015-11-10 42662 yakinlu 2015-11-12 11:57
[求助] 求助!vivado编译失败 uushi 2015-11-12 01702 uushi 2015-11-12 11:27
[原创] 88e1111千兆传输设计 ZCZ353750990 2015-11-11 02165 ZCZ353750990 2015-11-11 22:01
[讨论] 关于vivado的更新问题。 白开水水水 2015-11-10 63794 白开水水水 2015-11-11 21:10
[求助] 关于图像无损压缩 huanyangyu 2015-11-10 11908 richardxingxing 2015-11-11 17:54
[原创] 请教vivado问题 insunshinecn 2015-11-6 22277 dspmimo 2015-11-11 14:30
[求助] ncverilog 后仿反标求助 muzilinvkouyue 2015-11-11 01783 muzilinvkouyue 2015-11-11 09:14
[原创] 明德扬视频分享--点拨FPGA课程---第十五章  FPGA时序 mdykj33 2015-11-2 81915 pork7894 2015-11-11 09:06
[原创] 【明德扬视频分享】--点拨FPGA课程 第十七章  设计高级技巧---代码化简 mdykj33 2015-11-4 51881 pork7894 2015-11-11 09:00
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 02:01 , Processed in 0.041588 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块