在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7572|回复: 4

[讨论] modelsim仿真的结果是"no data"

[复制链接]
发表于 2011-5-30 01:24:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我觉得是testbench写错了,因为连时钟信号都没有,为什么啊。


`timescale 1ns/10ps
module test_cont_div();
reg clock,x0,x1,x2,x3;
wire out;
initial  clock=0;
always #5 clock=~clock;
initial begin
   x0=1;
   x1=1;
   x2=1;
   x3=1;
end
cont_div M0 (x0,x1,x2,x3,clock,out);
endmodule

pic1.JPG
发表于 2011-5-30 09:35:10 | 显示全部楼层
仿真在0时刻结束了,

在x3=1后面加个#1000;
发表于 2011-5-30 10:22:46 | 显示全部楼层
dump 波形了吗?
发表于 2011-5-30 13:08:14 | 显示全部楼层
2楼正解。
发表于 2015-12-28 22:29:02 | 显示全部楼层
在设置仿真器和仿真文件是,Top level module in test bench必须是test_cont_div,就是你的测试模块的名字。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:46 , Processed in 0.017436 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表