|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
我觉得是testbench写错了,因为连时钟信号都没有,为什么啊。
`timescale 1ns/10ps
module test_cont_div();
reg clock,x0,x1,x2,x3;
wire out;
initial clock=0;
always #5 clock=~clock;
initial begin
x0=1;
x1=1;
x2=1;
x3=1;
end
cont_div M0 (x0,x1,x2,x3,clock,out);
endmodule
|
|