在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于FPGA中FFT和IFFT的问题 feiyuzhuxian 2015-12-4 23652 jiaoxiake 2015-12-5 15:13
[求助] zynq从sd卡启动后不能往sd卡上写数据的问题 christine1225 2015-12-3 13617 christine1225 2015-12-5 12:11
[求助] 关于xilinx sdk中c build settings的问题 christine1225 2015-11-18 12243 christine1225 2015-12-5 12:10
[求助] xilinx sdk 层次太深的错误 的解决办法 christine1225 2015-11-17 11266 christine1225 2015-12-5 12:09
[求助] lattice在PAR中出现的error - [悬赏 100 信元资产] tengzuming 2015-12-4 23139 tengzuming 2015-12-4 17:12
[求助] 请教vcs仿真遇到的问题 atlandis 2015-12-4 02158 atlandis 2015-12-4 15:26
[求助] 求助,altera fpga对内部信号直接用内部PLL倍频,该怎么做  ...2 yngfng 2014-3-25 118217 kingkoyan 2015-12-4 10:49
[求助] Verilog编写代码问题,求教!!!  ...2 强力mamada 2015-12-1 134334 曦玄 2015-12-4 10:09
[求助] 哪位大神看看这个FPGA里边电路工作原理是什么样的 dianfengqishi 2015-12-4 01643 dianfengqishi 2015-12-4 08:40
[求助] 求助:RGB转HSI公式用Verilog写的问题? 神奇的海螺 2015-12-3 64192 南宫恨 2015-12-4 07:21
[求助] 新手求助ISE13 问题 wydttjy 2015-12-3 01619 wydttjy 2015-12-3 20:56
[求助] 后端LEF文件中 RECT 后面四个坐标分别指什么? 1027199631 2015-12-3 12658 y295195822 2015-12-3 20:05
[求助] 库文件求助分享 oceanlee 2015-12-3 22578 oceanlee 2015-12-3 17:24
[讨论] Verilog中例化VHDL端口是array类型怎么破? eyeloveu 2015-12-3 01962 eyeloveu 2015-12-3 16:15
[求助] 关于VHDL语言 综合 的一个小问题,求助 坤子 2015-11-5 42341 qianjinliang 2015-12-3 15:43
[求助] 用QSYS生成时只有时钟脚和复位脚?? djqlyy 2014-6-27 34098 shawn1004 2015-12-3 15:06
[求助] 谁有Spaatan6的GTP学习资料 shixiaogang 2015-12-2 32198 mengyuwei290 2015-12-3 14:49
[求助] 关于时钟原语的问题 mengyuwei290 2015-12-2 22554 mengyuwei290 2015-12-3 14:42
[求助] 关于GTX时钟的问题  ...2 mengyuwei290 2015-12-1 136667 mengyuwei290 2015-12-3 14:39
[求助] FPGA如何加速数据中心 chifredhong 2015-11-25 22828 hjj1123 2015-12-3 13:47
[讨论] 建议设立新板块 董小三 2015-12-3 42943 菩提老树 2015-12-3 12:47
[讨论] CPU加载工作负载 王皓 2015-12-3 02183 王皓 2015-12-3 10:53
[原创] FPGA配置问题 huiyuanai3 2015-12-3 02121 huiyuanai3 2015-12-3 09:37
[求助] 用什么软件进行故障模拟? POPPINREY 2015-12-2 12147 POPPINREY 2015-12-2 23:59
[求助] ASIC的时钟主频最高可以到多少? starlin 2015-12-1 52472 starlin 2015-12-2 22:57
[求助] ISE13.2版本下不能查看工程的电路结构图 LIQLM 2012-8-13 12771 xmouse 2015-12-2 21:53
[求助] 用modelsim仿真锁相环时无法出现正弦波,不知道是怎么回事? 王小梅 2015-12-2 42584 菜鸟要飞 2015-12-2 20:30
[求助] 求教关于门级提参后仿问题 长路漫漫 2015-12-2 02123 长路漫漫 2015-12-2 18:44
[求助] xilinx PCIe 启动DMA传输死机问题 jdfish 2015-9-3 65579 lthsemptian 2015-12-2 17:23
[求助] 为什么vcs path coverage 需要加lca  ...2 Doris-liu 2010-2-28 1012367 SMHILYCM 2015-12-2 16:38
[求助] 关于功耗分析 htj844575037 2013-5-29 53625 我也要当学术帝 2015-12-2 15:12
[求助] 请问ISE 14.7支持system verilog的语法吗? lddyx123 2015-12-2 02466 lddyx123 2015-12-2 13:40
[求助] ALTERA的功耗估算工具怎样用? vcd文件怎生成? shiyinjita 2011-6-20 44762 我也要当学术帝 2015-12-2 11:00
[求助] CameraLink信号可以直接接入FPGA吗 半人小马 2014-6-2 34939 ydh00002 2015-12-2 09:43
[求助] D触发器搭建的二分频 对时钟频率是否有限制? gyuek 2015-11-30 22672 gyuek 2015-12-2 09:41
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 00:18 , Processed in 0.051875 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块