设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (166) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31052|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] Xilinx ISE时序约束问题 ydh00002 2015-11-24 12805 ydh00002 2015-11-25 08:38
[求助] 用Nios II Eclipse 不能新建工程 aqwtyyh 2015-11-24 01772 aqwtyyh 2015-11-24 21:44
[求助] ISE功耗分析问题 attach_img zhangchengcheng 2015-11-24 01874 zhangchengcheng 2015-11-24 19:30
[求助] 全志科技的笔试题，大家能帮忙小弟分析分析这题吗？关于timing分析报告的 attach_img  ...2 weigting 2014-10-3 108068 醉逍遥642 2015-11-24 19:03
[其它] FPGA+ARM开发板推荐 OurTech 2015-11-24 02488 OurTech 2015-11-24 18:49
[求助] 求教DDS相位累加器 lhxwansui 2014-6-30 54685 醉逍遥642 2015-11-24 18:39
[求助] C语言改RTL as0920 2015-11-2 43558 醉逍遥642 2015-11-24 18:35
[求助] 求大神教下Verilog的testbench编写方法 attachment  ...2 Aiby2015 2015-5-26 115270 醉逍遥642 2015-11-24 18:28
[求助] 会点FPGA到底可以找什么样的工作？  ...2 liangye9986 2015-11-5 146433 醉逍遥642 2015-11-24 18:27
[求助] MOS管的源级漏极区别  ...2 HADIST 2013-4-22 1329673 醉逍遥642 2015-11-24 18:23
[求助] verilog白痴级问题求答疑 attach_img petrel87 2015-11-23 42252 petrel87 2015-11-24 17:27
[讨论] 讨论一下数字IC设计工程师的发展前景如何  ...234 yushuiyang1986 2013-8-24 3630584 icreg 2015-11-24 17:25
[讨论] ISE 14.2的探秘! - [阅读权限 1] ...23 jacksonzh 2012-9-5 209592 醉逍遥642 2015-11-24 16:44
[讨论] 分享一道面试题，全X公司的·，关于时钟处理的。  ...2 xylion 2015-9-24 114905 醉逍遥642 2015-11-24 16:42
[讨论] 华为-海思部门与展讯CPU部门，选哪个offer？求建议。。  ...2 enjoylife2017 2015-9-9 1813702 醉逍遥642 2015-11-24 16:30
[讨论] 为什么xilinx FPGA中FF的SR端口是高有效 玄武 2015-11-18 63779 醉逍遥642 2015-11-24 16:29
[讨论] 乘法器 董小三 2015-11-21 42852 醉逍遥642 2015-11-24 16:27
[讨论] 集成电路设计哪个大学研究生好 白开水水水 2015-11-10 93980 醉逍遥642 2015-11-24 16:24
[讨论] 为什么同一个片子，工程不论大小，生成的bit大小一样？  ...2 菜鸟要飞 2015-11-19 113831 醉逍遥642 2015-11-24 16:22
[求助] 菜鸟求助，verilog综合问题，十万火急  ...2 jddadam 2011-3-27 177542 醉逍遥642 2015-11-24 16:21
[求助] 有人用过DE4的板子吗 rui2214 2015-11-24 01210 rui2214 2015-11-24 15:34
[求助] 求教 Xilinx ISE时序约束问题 ydh00002 2015-11-24 02253 ydh00002 2015-11-24 14:24
[求助] SynplifyPrimer综合designware里的FIFO出错 attach_img 秋刀鱼91 2015-11-22 34528 秋刀鱼91 2015-11-23 22:58
[原创] 异步FIFO的设计 attachment zhukaka 2015-11-23 01531 zhukaka 2015-11-23 19:15
[求助] 为什么我的VCS进不了virsim界面  ...2 hedayyt 2011-4-14 127688 lyelaine 2015-11-23 17:16
[讨论] synopsys和linux配合问题（64位系统） 小丫 2012-8-6 53596 zfirecom 2015-11-23 16:24
[求助] 求Synplify2015 Linux64版的安装文件 findaway 2015-11-23 01785 findaway 2015-11-23 16:21
[求助] 求解FPGA的数字电压表设计 attach_img nalilei 2015-11-21 31577 whz7783478 2015-11-23 16:20
[原创] 明德扬点拨FPGA高手进阶---第五章 verilog快速掌握 5.3 时序逻辑和5.4 模块设计举例 mdykj33 2015-11-21 41877 mdykj33 2015-11-23 08:42
[求助] 菜鸟求助，请问这个排针该怎么焊，我焊的太烂了，有图。 fkl523 2015-11-18 43512 murphy522 2015-11-22 23:04
[求助] [求助]关于XIlinx中MCU的问题 喵咪呼噜love 2015-11-22 11670 yizi0000 2015-11-22 22:29
[求助] 下面这段verilog代码我看不懂结构。。。求大神帮助 attach_img petrel87 2015-11-20 52786 lihui_140601 2015-11-22 14:46
[求助] altera DDR3 SDRAM CONTROLLER 仿真 attach_img 谁枫而飘 2015-11-22 01561 谁枫而飘 2015-11-22 14:01
关于verilog的移位运算符  ...2 Tonyhai 2009-8-8 1813118 国王大人Eleven 2015-11-22 13:29
[原创] 基于FPGA的简易钢琴设计 attach_img 丧尸暴龙兽 2015-11-22 02389 丧尸暴龙兽 2015-11-22 09:59
下一页 »
1 ...360361362363364365366367... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 11:54 , Processed in 0.049384 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块