在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3246|回复: 5

[求助] ise综合优化

[复制链接]
发表于 2016-1-12 09:48:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 BSXYZYC 于 2016-1-12 09:50 编辑

在ISE里面,将verilog语言综合后,下载到FPGA里面去验证的时候,发现一个问题:将某些信号拉出来做测试引脚时,会造成电路工作不正常,而将其去掉则电路不受影响。求助大虾们,有碰见过这种问题吗,我现在已经将ISE里面的某些优化选项去掉了,但是问题依旧在,请大虾不吝赐教,感谢万分!悬赏一百信元
发表于 2016-1-12 10:21:50 | 显示全部楼层
我遇到过,代码问题。
发表于 2016-1-12 10:55:13 | 显示全部楼层
直接去掉就行了,或者直接改代码
 楼主| 发表于 2016-1-12 11:17:06 | 显示全部楼层
回复 2# z894811350
代码问题主要是指哪方面的呢?
 楼主| 发表于 2016-1-12 11:18:03 | 显示全部楼层
回复 3# lhw123
修改代码主要在哪些地方修改呢
发表于 2016-1-12 12:24:12 | 显示全部楼层
回复 4# BSXYZYC


   总归是有不合理的地方!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 16:03 , Processed in 0.022725 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表