EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 361 362 363 364365366 367 368 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado 功耗分析	kevinht 2015-12-8	02240	kevinht 2015-12-8 07:04
[求助] verilog串转并问题请教	czy619730 2015-12-4	23099	justfigo 2015-12-7 20:55
[求助] Verilog语言问题	zhangxin 2015-11-27	22340	justfigo 2015-12-7 20:52
[求助] 海思，展讯，兆芯，数字IC设计offer该如何选择 ...2 3	大姐开门啊 2015-10-15	269942	justfigo 2015-12-7 20:41
[求助] 谁有mentor的calibre软件？	etop_ime 2010-11-1	94168	georgejor 2015-12-7 15:50
[求助] ISE14.x的MIG做DDR3控制器 ...2	xmouse 2013-2-22	1815081	chengbaibai 2015-12-7 15:50
[求助] ISE综合VHDL时报错 “Second argument of write must have a constant value”	322512lu 2015-12-7	02683	322512lu 2015-12-7 11:31
[求助] modelsim仿真问题	rice973 2010-5-28	57015	kingkoyan 2015-12-6 22:15
[求助] 关于数字IC设计与FPGA设计的区别 ...2 3	huikong2013 2014-4-10	2719407	wucaidai 2015-12-6 21:11
[求助] 请教达人帮我看看用verilog写的PWM哪里出错了	crazypo 2014-4-20	74796	cywu 2015-12-6 19:25
[求助] 三相桥式可控整流	ZHANGHUAFENG 2015-12-6	01909	ZHANGHUAFENG 2015-12-6 10:17
[求助] FPGA输出的数据要在时钟下沿输出，需要加什么约束喃？	newliujian 2015-12-3	32380	汉白雪玉 2015-12-5 22:27
[原创] FPGA综合	Liz6868 2015-12-5	12604	duweixuan 2015-12-5 17:49
[求助] Xilinx布线	duweixuan 2015-12-5	01562	duweixuan 2015-12-5 17:40
[求助] VIVADO Fft核流水不能正确	qingmian 2014-12-25	12908	jiaoxiake 2015-12-5 15:23
[求助] 关于FPGA中FFT和IFFT的问题	feiyuzhuxian 2015-12-4	23737	jiaoxiake 2015-12-5 15:13
[求助] zynq从sd卡启动后不能往sd卡上写数据的问题	christine1225 2015-12-3	13697	christine1225 2015-12-5 12:11
[求助] 关于xilinx sdk中c build settings的问题	christine1225 2015-11-18	12325	christine1225 2015-12-5 12:10
[求助] xilinx sdk 层次太深的错误的解决办法	christine1225 2015-11-17	11315	christine1225 2015-12-5 12:09
[求助] lattice在PAR中出现的error - [悬赏 100 信元资产]	tengzuming 2015-12-4	23257	tengzuming 2015-12-4 17:12
[求助] 请教vcs仿真遇到的问题	atlandis 2015-12-4	02234	atlandis 2015-12-4 15:26
[求助] 求助，altera fpga对内部信号直接用内部PLL倍频，该怎么做 ...2	yngfng 2014-3-25	118314	kingkoyan 2015-12-4 10:49
[求助] Verilog编写代码问题，求教！！！ ...2	强力mamada 2015-12-1	134468	曦玄 2015-12-4 10:09
[求助] 哪位大神看看这个FPGA里边电路工作原理是什么样的	dianfengqishi 2015-12-4	01673	dianfengqishi 2015-12-4 08:40
[求助] 求助：RGB转HSI公式用Verilog写的问题？	神奇的海螺 2015-12-3	64274	南宫恨 2015-12-4 07:21
[求助] 新手求助ISE13 问题	wydttjy 2015-12-3	01654	wydttjy 2015-12-3 20:56
[求助] 后端LEF文件中 RECT 后面四个坐标分别指什么？	1027199631 2015-12-3	12779	y295195822 2015-12-3 20:05
[求助] 库文件求助分享	oceanlee 2015-12-3	22663	oceanlee 2015-12-3 17:24
[讨论] Verilog中例化VHDL端口是array类型怎么破？	eyeloveu 2015-12-3	01994	eyeloveu 2015-12-3 16:15
[求助] 关于VHDL语言综合的一个小问题，求助	坤子 2015-11-5	42412	qianjinliang 2015-12-3 15:43
[求助] 用QSYS生成时只有时钟脚和复位脚？？	djqlyy 2014-6-27	34166	shawn1004 2015-12-3 15:06
[求助] 谁有Spaatan6的GTP学习资料	shixiaogang 2015-12-2	32276	mengyuwei290 2015-12-3 14:49
[求助] 关于时钟原语的问题	mengyuwei290 2015-12-2	22648	mengyuwei290 2015-12-3 14:42
[求助] 关于GTX时钟的问题 ...2	mengyuwei290 2015-12-1	136851	mengyuwei290 2015-12-3 14:39
[求助] FPGA如何加速数据中心	chifredhong 2015-11-25	22920	hjj1123 2015-12-3 13:47

1 ... 361 362 363 364365366 367 368 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

快速发帖

浏览过的版块

站长推荐 /1