在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] SRCC和MRCC的问题,为何布局布线时CLK什么情况下要走SRCC和MRCC的pin 安丶和桥 2015-10-28 15297 zm218wri 2015-11-21 15:21
[讨论] 卷积可以起到图像锐化的效果吗 董小三 2015-11-16 32566 董小三 2015-11-21 06:14
[求助] xilinxFPGA约束文件怎样写? wsz561208 2015-11-20 12662 yizi0000 2015-11-20 22:23
[求助] verilog代码求救  ...2 as0920 2015-11-17 134808 lee_lee123 2015-11-20 19:40
[求助] modelsim仿真问题。求指导 sunnyrabbit 2015-11-20 01890 sunnyrabbit 2015-11-20 19:01
[讨论] 请教大神,FPGA没有外部晶振还可以工作吗? fkl523 2015-11-16 46005 白开水水水 2015-11-20 18:50
[求助] iic的测试代码仿真时卡住。用不了 petrel87 2015-11-19 53213 catball 2015-11-20 17:41
[求助] 关于xps和microblaze的一点问题 phyconnie 2015-11-18 22151 phyconnie 2015-11-20 15:40
[求助] quartusii调用modelsim问题 110500623 2015-11-20 12101 wzdr1 2015-11-20 14:39
[求助] 用modelsim进行后仿ngc文件 wumengnan 2015-11-19 83527 lee_lee123 2015-11-20 13:31
[求助] DVI转TTL模块和TTL转DVI模块 - [悬赏 2 信元资产] besideyou 2015-11-20 13116 whz7783478 2015-11-20 13:02
[讨论] altera的tse,不用sopc,求指导 wxyw8d 2015-11-20 02208 wxyw8d 2015-11-20 10:51
[求助] 求助三速以太网纯硬件实现以太网传输的问题 wxyw8d 2015-11-20 02576 wxyw8d 2015-11-20 10:20
[求助] 使用ALTERA的EP2S30分配引脚出错 wgang0224 2015-11-16 83466 coyoo 2015-11-20 09:58
[求助] vivado生成mcs文件问题 秦飞 2015-11-19 04242 秦飞 2015-11-19 18:24
[求助] 代码中写的延时BUFE用synplify综合时怎么处理,急求 从这一刻信仰 2015-11-19 01846 从这一刻信仰 2015-11-19 15:25
[讨论] 图像以tile形式存储或计算有什么好处? 董小三 2015-11-16 22456 董小三 2015-11-19 10:57
[原创] fpga设计中的频率 时空经略 2015-11-18 02018 时空经略 2015-11-18 22:15
[求助] 关于FPGA嵌入式中自定义ip核 zhangchengcheng 2015-11-18 02145 zhangchengcheng 2015-11-18 21:32
[求助] 某位周期的设计配置问题 dongdongic 2015-11-18 02328 dongdongic 2015-11-18 17:23
[原创] 求助:memory value must be of radix unsigned decimal是怎么回事 鹦鹉秋 2015-6-7 17790 yysyys_18 2015-11-18 16:13
[求助] .synopsys_dc.setup文件中命令行含义 iknowzxc 2015-11-18 02771 iknowzxc 2015-11-18 16:10
[求助] CPLD如果不在复位时给信号赋初值那么信号的初值会是什么 xukawendi 2015-11-15 53002 coyoo 2015-11-18 15:17
[求助] 关于microblaze的boot phyconnie 2015-9-22 32730 phyconnie 2015-11-18 14:44
[求助] alter fifo ip的应用 谁枫而飘 2015-11-17 52443 小谢青枫 2015-11-18 09:56
[求助] vivado综合时报两种errors daneast 2015-11-17 06089 daneast 2015-11-17 19:57
[求助] 求教:Xilinx A7的OSERDESE2输出电平 小谢青枫 2015-11-17 02964 小谢青枫 2015-11-17 17:12
[原创] Verilog Testbench的结构  ...2 sivar 2010-12-5 145855 jeffej 2015-11-17 14:21
[求助] FPGA选型  ...2 conghung2012 2012-11-9 169042 yuchen576 2015-11-17 14:09
[原创] VP文件 Liz6868 2015-11-17 01981 Liz6868 2015-11-17 11:56
[求助] zynq 设计的一个问题。 wjk2009 2014-12-8 12990 zsy123 2015-11-17 09:39
[求助] 请问一下大神们,我想用Verilog写个三极管,但是编译老是出现这个错误。 zht247200 2015-11-15 72597 tedious 2015-11-17 08:46
[活动] SoC pull up circuit spauls 2015-11-17 02379 spauls 2015-11-17 06:00
[求助] DDR3问题求助 liumeco_jy 2015-11-16 12264 navylin1 2015-11-17 02:37
[求助] Xilinx MIG v1.7 DDR3控制器调试时遇到问题,求解答 xduryan 2014-8-13 12820 18740358554 2015-11-16 17:24
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 12:49 , Processed in 0.059972 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块