设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › dc约束--delay clock

发新帖

查看: 1947|回复: 1

[求助] dc约束--delay clock

发表于 2015-12-14 19:11:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

SPI 最后一个时钟沿产生写寄存器的时钟(spi_wr_clk)和数据(spi_wr_data)，但由于是同沿，所以将spi_wr_clk向后推迟了5ns，请问DC如何约束这个推迟的时钟？？

寄存器, 如何

时序图

时序图

相关帖子

回复

发表于 2015-12-15 11:11:34 | 显示全部楼层

个人感觉不行。
直接用SPI的最后一个时钟写入寄存器不行？

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:58 , Processed in 0.018539 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表