请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？

yangchao1t · 发表于 2012-12-26 02:20:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？
设成LVDS，这两项该如何设？

asic_service · 发表于 2012-12-26 11:13:12

IN_TERM: 端接电阻。就是为了信号完整性的东西。一般高速信号，差分信号使用。具体怎么用看xilinx的文档（对应器件的datasheet）。有具体介绍。

yangchao1t · 发表于 2012-12-26 13:04:01

off-chip termination才是端接电阻吧

asic_service · 发表于 2012-12-26 13:25:55

xilinx高级了，把这个整合到了芯片内部。具体看datasheet

saberhp · 发表于 2013-3-5 10:59:52

楼主好仔细啊，我刚刚开始学习planahead都没怎么注意到。

110500623 · 发表于 2013-3-5 15:16:30

Xilinx FPGA可以选择端接电阻是在FPGA内实现还是外部实现，一般都是采用在FPGA内实现可以省却PCB上布板的不便，对接口速率较低的来说，有时候不端接也看不出问题来，但是速率一高问题就容易出现了，会影响到FPGA接收数据的准确性，就是信号完整性方面的内容。

wobushichunzhu · 发表于 2013-4-17 14:36:49

Xilinx FPGA可以选择端接电阻是在FPGA内实现还是外部实现，一般都是采用在FPGA内实现可以省却PCB上布板的不便，对接口速率较低的来说，有时候不端接也看不出问题来，但是速率一高问题就容易出现了，会

btboy · 发表于 2015-12-18 10:54:23

In Term
The In Term (IN_TERM) constraint:
• Is a basic mapping constraint.
• Sets a configuration of input termination resistors.
• Is valid:
– On an input pad NET
– On an input pad INST
– For the entire design
参考文档连接：http://www.xilinx.com/support/do ... /xilinx13_4/cgd.pdf

[求助] 请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2