在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14305|回复: 7

[求助] 请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义?

[复制链接]
发表于 2012-12-26 02:20:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问 ISE  planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义?
设成LVDS,这两项该如何设?
发表于 2012-12-26 11:13:12 | 显示全部楼层
IN_TERM: 端接电阻。就是为了信号完整性的东西。一般高速信号,差分信号使用。具体怎么用看xilinx的文档(对应器件的datasheet)。有具体介绍。
 楼主| 发表于 2012-12-26 13:04:01 | 显示全部楼层
off-chip termination才是端接电阻吧
发表于 2012-12-26 13:25:55 | 显示全部楼层
xilinx高级了,把这个整合到了芯片内部。具体看datasheet
发表于 2013-3-5 10:59:52 | 显示全部楼层
楼主好仔细啊,我刚刚开始学习planahead都没怎么注意到。
发表于 2013-3-5 15:16:30 | 显示全部楼层
Xilinx FPGA可以选择端接电阻是在FPGA内实现还是外部实现,一般都是采用在FPGA内实现可以省却PCB上布板的不便,对接口速率较低的来说,有时候不端接也看不出问题来,但是速率一高问题就容易出现了,会影响到FPGA接收数据的准确性,就是信号完整性方面的内容。
发表于 2013-4-17 14:36:49 | 显示全部楼层
Xilinx FPGA可以选择端接电阻是在FPGA内实现还是外部实现,一般都是采用在FPGA内实现可以省却PCB上布板的不便,对接口速率较低的来说,有时候不端接也看不出问题来,但是速率一高问题就容易出现了,会
发表于 2015-12-18 10:54:23 | 显示全部楼层
In Term
The In Term (IN_TERM) constraint:
• Is a basic mapping constraint.
• Sets a configuration of input termination resistors.
• Is valid:
– On an input pad NET
– On an input pad INST
– For the entire design
参考文档连接:http://www.xilinx.com/support/do ... /xilinx13_4/cgd.pdf
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:17 , Processed in 0.024695 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表