|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
在V7上使用MIG 生成的DDR3 mig系列控制器和PHY,同时生成了相关的仿真模型DDR3_MODEL,生成是自带的
测试仿真都能跑过,但是想在正式的项目工程中进行如下的仿真遇到问题:
期望将初始化数据导入DDR模型中,使得CPU复位释放后就开始从DDR模型中读数运行;
目前流程如下:
1、在TB中将初始化数据在DDR初始化完成后,按照模型规则导入8bank的DDR模型中(直接写到模型中的
MEMORY阵列中);
2、释放CPU复位信号,开始从DDR读取数据;前一段地址数据正常,读到col=1后模型出来的数据就变红了
(AXI端口上是随机值);
3、检查发现应该是控制器未对后面的地址进行ddr时序的写操作,导致读取后面的地址时模型认为没有数
据写入(memory_used信号不再变化,直接对memory阵列写数不会对memory_used信号起作用);
如果要对DDR模型中的数据按照DDR时序写数的话,耗时太久;看各位专家是否有对DDR模型初始化的方法
,谢谢! |
|