谁用过C或者Matlab直接转成Verilog的功能？

unionten · 发表于 2015-4-3 18:45:12

您需要登录才可以下载或查看，没有账号？注册

x

如果性能差不多的话，直接用C或者Matlab编写代码不是可以大大加快进度吗？就算性能稍微差一点也没事啊

zhuhy520 · 发表于 2015-4-4 14:30:55

手动写吧

lichenjiee · 发表于 2015-4-5 19:50:29

我记得用simulink可以转换成verilog而且有相关布线优化的选项，具体可以参考matlab官网里的网上研讨会

ccic · 发表于 2015-12-16 15:44:30

回复 3# lichenjiee

[求助] 谁用过C或者Matlab直接转成Verilog的功能？