在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2023|回复: 1

[求助] USB的D+D-可以直接连接到FPGA或者CPLD的差分IO上吗?

[复制链接]
发表于 2015-12-16 14:57:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,感觉好像不能,USB是双向的,FPGA或者CPLD的差分IO都是单向的好像?有没有了解这方面的同学?
发表于 2015-12-16 16:35:35 | 显示全部楼层
可以,FPGA IO也可以双向。现在就是这么用的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 11:30 , Processed in 0.013563 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表