设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Zynq配置管脚问题

发新帖

查看: 2233|回复: 0

[原创] Zynq配置管脚问题

发表于 2015-12-28 16:16:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人初学zynq相关设计，发现原理图中的QSPI flash中的四个管脚同时与ZYNQ的Boot Mode模式配置管脚复用了，手册中描述Boot Mode是在上电复位之前被采样一次存在寄存器中，那么之后如果向QSPI烧写或者从QSPI flash中提取配置数据是否都需要将前面的Boot Mode复用管脚都悬空掉呢？？第一幅图是ZYNQ bank中的MIO管脚、第二幅图是更改BOOT mode的跳帽 E8J[Q@)_bH08]2(2KK26B.png

E8J[Q@)_bH08]2(2KK26B.png

$90@F05]_OYO2AAZ{(79S6.png$

flash, 寄存器, 上电

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:25 , Processed in 0.024235 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表