在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5992|回复: 3

[求助] 用VCS进行仿真带Altera DDR3 core的DUV时,不知道要加哪些文件?

[复制链接]
发表于 2013-5-15 19:44:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用VCS进行仿真带Altera DDR3 core的DUV时,不知道要加哪些文件?
a,我先是通过生成 ddr3 core时自带的ddr3_core_sim文件夹E\ddr3_core_sim\synopsys\vcs\vcs_setup.sh中的库文件和.sv以及.v文件加到filelist中,结果报错如下:ddr3_core_p0_simple_ddio_out.sv,197
              Elaboration time unknown or bad value encountered for generate for-statement condition expression.
              Please make sure it is elabaration time constant.
  b,后来则是将ddr3_core文件夹中的全部.v和.sv都包含进去,结果的错误更多。我已经加了一些常用的库文件。不知道用vcs仿真时,怎么确认要加的core文件??
以下是我添加的一些库文件:
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/altera_primitives.v                                                                                       
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/220model.v                                                                                                
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/sgate.v                                                                                                   
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/altera_mf.v                                                                                                
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/altera_lnsim.sv                                                                                            
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/synopsys/arriav_atoms_ncrypt.v                                                                           
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/synopsys/arriav_hmi_atoms_ncrypt.v                                                                        
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/arriav_atoms.v                                                                                      
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/synopsys/arriav_hssi_atoms_ncrypt.v                                                                    
/tools/altera/quartus12.1_177/quartus/eda/sim_lib/arriav_hssi_atoms.v
发表于 2013-8-2 19:04:56 | 显示全部楼层
这个需要看看read me文件,里面有教操作的
发表于 2015-12-25 11:50:26 | 显示全部楼层
用qsys
连上clk rst cfg phy
生成一个example后就能从 tcl脚本参考filelist
发表于 2015-12-26 22:32:33 | 显示全部楼层
There is one *.qip file at each IP core folder with Altera IP. When you simulated IP, you can refer the matched .shell file.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:03 , Processed in 0.024279 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表