ISE14.x的MIG做DDR3控制器

xmouse · 发表于 2013-2-22 17:20:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位同仁：有问题向各位请教，问题描述如下：
我用ISE14.x的MIG做DDR3控制器，MIG自动生成example_design和_design，我用example_design文件夹下的工程，在ISE下能综合、能实现、能生成.bit文件，现在我想把这个工程用于一个K7（K7 325t的一个芯片）的板子，就要改动example_design/par/example_top.ucf，但是我按照板子的原理图改好了.ucf 后，再在ISE下生成.bit文件时，Map报错了，错误信息为：
ERROR

ack:1107 - Pack was unable to combine the symbols listed below into a
single IOB component because the site type selected is not compatible.

问题描述完毕。
请问怎么解决啊？急！

zyzfgpzgh · 发表于 2013-2-26 08:29:18

改约束改的不完全，不知道你是不是只改的引脚。ddr3的控制器也得修改时序约束和相关位置约束，重新生成一个吧，修改还不如重新生成来得快。

xmouse · 发表于 2013-2-26 23:16:26

回复 2# zyzfgpzgh

如果重新生成的话，ISE自动分配DDR3的引脚，最后还是要对照电路原理图修改引脚啊！

xmouse · 发表于 2013-2-26 23:23:59

回复 2# zyzfgpzgh

情况是这样的：
画电路原理图的人向我提供了一个.ucf文件（不妨称为A.ucf吧），其中有引脚约束“NET…… LOC……” 和区域约束“INST……LOC……”，
我在ISE自动生成的example_top.ucf里按照A.ucf修改了引脚约束。example_top.ucf里关于区域约束的语句有一些A.ucf里有，而有一些A.ucf里没有。example_top.ucf里的区域约束语句，如果A.ucf里有，就修改到与A.ucf里的一致；如果A.ucf里没有，就在example_top.ucf里将其注释掉或删去。