菜鸟求助，verilog综合问题，十万火急

eaglelsb · 发表于 2011-3-29 10:56:33

学C语言出身的？我刚开始写verilog时也类似这样的风格，被师傅狠批

ryry17 · 发表于 2011-3-29 22:42:46

该看看书

sdustyj · 发表于 2011-3-30 12:11:07

学习了……

l7951247 · 发表于 2011-3-30 15:31:42

我想知道你的act信号是什么信号？？、
系统信号还是你自己随机产生的？？

yheda · 发表于 2011-3-30 16:07:00

DDDDDDDDDD

smith112 · 发表于 2011-4-8 14:56:31

回复 8# hahalucky

楼上说的有道理赞一下

guan6115 · 发表于 2015-11-23 13:54:08

回复 8# hahalucky
请问一下楼主，这种异步清零异步置位的D触发器，在FPGA或DC时，该怎么处理呢？我是入行不久，第一次碰到。谢谢了！

醉逍遥642 · 发表于 2015-11-24 16:21:07

过来学习一下

[求助] 菜鸟求助，verilog综合问题，十万火急