EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 372 373 374 375376377 378 379 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx 总的模块对内部调用 ip核输出信号处理	huoyanchang 2015-10-20	01345	huoyanchang 2015-10-20 15:12
[资料] modelsim之do文件的简化使用例程说明	wsz561208 2015-10-20	22193	wsz561208 2015-10-20 14:21
[求助] Vivado和ISE的debug信号	linghuqiubai 2015-10-20	02029	linghuqiubai 2015-10-20 13:58
[求助] 关于时序问题	89274616 2015-10-20	02359	89274616 2015-10-20 11:01
[原创] 含收发器设计实例的时序约束问题	weihaitianxin 2015-10-20	02271	weihaitianxin 2015-10-20 10:56
[求助] 可调延时芯片。。。。。。。	风中飞 2015-9-22	72501	yangweijlu 2015-10-20 10:25
[求助] NEO-M8t GPS模块怎么控制？	christine1225 2015-10-20	02088	christine1225 2015-10-20 10:15
[求助] 有了解智能电表芯片的吗？？？	xinming200 2015-10-17	12785	yangweijlu 2015-10-20 10:06
[求助] FPGA中如何产生延时，没有时钟的情况下	wxh0001 2015-10-19	42547	coyoo 2015-10-20 09:14
[求助] 关于Verilog原语的使用	wsz561208 2015-10-17	62592	wsz561208 2015-10-20 09:05
[求助] 关于sdram的自动刷新及读写命令问题	ye_hong_lei 2014-8-5	75337	董小三 2015-10-19 21:40
[讨论] FPGA设计模块划分	creater1 2015-10-19	12164	zhaoke2005 2015-10-19 20:47
[原创] 请教如何查看FPGA设计中每个子模块占用的资源？	atlandis 2015-10-12	53487	mdykj33 2015-10-19 11:22
[求助] synopsy vcx_2014 64位dve环境变量设置的问题	cyx0610 2015-10-19	32249	satyaneos 2015-10-19 11:13
[求助] 用verilog实现AD5665R的I2C？	热爱嵌入式 2015-10-19	02183	热爱嵌入式 2015-10-19 09:28
[求助] 请教：not (weak0 weak1) (NZ, A);	sevid 2015-10-17	23935	sevid 2015-10-18 18:16
[资料] T51源码	minier 2015-10-18	01978	minier 2015-10-18 09:32
[求助] IT51 或 IT8051 有谁运行成功的?	nono2000 2012-11-21	42834	minier 2015-10-18 09:30
[求助] 关于FPGA生成脉冲漂移问题 ...2	eqgyzgs 2015-10-10	134583	thanks101 2015-10-18 08:42
[求助] del	chencsw 2013-12-26	53210	whzwwj1979 2015-10-17 22:57
[求助] 请问fpga的boot address是什么呢?	greenapl1985 2015-10-17	01496	greenapl1985 2015-10-17 21:05
[求助] 请教大家一个关于questasim仿真system verilog interface的问题	chenbeihp 2015-10-17	05517	chenbeihp 2015-10-17 20:49
[讨论] 请教一个关于windows下用modelsim仿SystemVerilog的验证环境问题 ...2	puma0329 2012-5-12	117385	chenbeihp 2015-10-17 20:45
[讨论] 异步FIFO采用格雷码 ...2	谁枫而飘 2015-6-25	105431	谁枫而飘 2015-10-17 17:31
[求助] 关于FPGA的两个小问题	richarda_cjn 2015-10-16	42765	glace12123 2015-10-17 16:49
[求助] SDRAM仿真问题	董小三 2015-10-17	01753	董小三 2015-10-17 08:46
[求助] FPGA编译后，Inverted Register 指什么类型的寄存器呢？	sinian 2015-10-16	12025	fkl523 2015-10-17 07:55
[求助] SDRAM仿真问题	董小三 2015-10-17	01686	董小三 2015-10-17 05:54
[求助] 如何用XPS把工程固化到flash里面？	雪中月影 2015-10-8	32262	雪中月影 2015-10-16 21:32
[原创] 寻找FPGA合伙人	qdb222 2015-9-12	42548	haiyi198712 2015-10-16 21:15
[求助] 求助关于modelsim 的ERROR LOADING DESIGN	firsttady 2015-10-16	32983	firsttady 2015-10-16 21:09
[求助] xilinx ise的ram ip核问题求助	chang75161 2015-10-16	42527	haiyi198712 2015-10-16 21:09
[求助] FPGA	1027199631 2015-10-16	22132	haiyi198712 2015-10-16 20:59
[原创] 在 modelsim中采用输入文件激励仿真出现的问题求解答谢谢	邢浴勔 2015-9-19	32943	nobody0001 2015-10-16 20:59
[求助] Xilinx进行板级验证时，生成.mcs文件后，编译出现错误	1027199631 2015-10-16	01372	1027199631 2015-10-16 20:17

1 ... 372 373 374 375376377 378 379 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

快速发帖

浏览过的版块

站长推荐 /1