在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2883|回复: 4

[求助] chipscore抓取信号问题

[复制链接]
发表于 2015-11-10 14:49:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
chipscore抓起的信号数是不是有限制?,我抓取很多时,用的xilinx ise运行implement失败,删掉一些就能通过,这是什么原因?
发表于 2015-11-10 15:19:08 | 显示全部楼层
那要看你的错误报告了,有的时候是因为占用的资源太多,有的时候是因为你添加的信号有问题
回复 支持 反对

使用道具 举报

发表于 2015-11-10 15:34:55 | 显示全部楼层
既然已经能让你选择信号了,在implement时过不了,肯定不是chipscope数目的限制了,应该如2楼所言,很大可能是你的资源不够用了,比如chipscope的深度过深。
回复 支持 反对

使用道具 举报

发表于 2015-11-12 10:45:45 | 显示全部楼层
信号太多 采样深度太深 导致资源过多 尤其是RAM 尝试降低采样深度 试试
回复 支持 反对

使用道具 举报

发表于 2015-11-12 11:57:57 | 显示全部楼层
估计是implement所需资源不够了。在插入ila和icon时,看看block ram占用资源;即使block ram资源充足,抓取信号过多,implement时也会资源不足。建议少用chipscope抓取过多信号,会导致设计逻辑的时序恶化,或者抓取电路的时序恶化。有时候虽然implement过了,但是chipscope抓取显示的信号却是错误的,严重误导debug的进展,浪费调试时间。implement产生出bit之后最好还得看看时序报告中的warning。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-15 19:14 , Processed in 0.018301 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表