在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 请教Altera FPGA速度等级的问题。。。  ...2 psd0208 2011-5-12 1511090 TonDi 2015-11-6 19:04
[求助] 急求美国Altera公司Cyclone系列EP3C25QC8芯片资料!!  ...2 杨志鹏庞盼盼 2014-4-18 146434 TonDi 2015-11-6 18:58
[求助] 请问哪里看fpga的pin的功能啊? easybird 2012-10-14 49169 TonDi 2015-11-6 18:51
[求助] zynq的MIO和EMIO的区别有哪些 christine1225 2015-11-6 13238 leeb 2015-11-6 17:58
[解决] 终于完成了 扒拉稀饭 2012-5-2 84408 扒拉稀饭 2015-11-6 12:57
[求助] 谁有pc码的scl译码 verilog程序,必有重赏 visage518 2015-11-6 01577 visage518 2015-11-6 10:09
[求助] petalinux-config命令出错 christine1225 2015-11-6 02324 christine1225 2015-11-6 09:26
[原创] 【明德扬分享视频】modelsim技巧--免费分享免费学 luckyb1 2015-10-20 72513 goodbey155 2015-11-6 08:59
[讨论] 高速AD一般怎么调?  ...2 菜鸟要飞 2015-10-23 156259 菜鸟要飞 2015-11-6 08:53
[原创] 明德扬视频分享--点拨FPGA课程---第十四章  状态机设计 mdykj33 2015-10-31 41751 goodbey155 2015-11-6 08:52
[求助] ISE 13.4做IP core generation的问题 AveryYoung 2015-11-5 01493 AveryYoung 2015-11-5 22:26
[求助] 求助求助!!!!!!!!用verilog写一个延迟单元 oceanlee 2015-11-5 74195 oceanlee 2015-11-5 16:26
[求助] 求助i方c的verilog代码问题 petrel87 2015-11-4 23060 petrel87 2015-11-5 10:57
[原创] EPM240+SDRAM的500w像素拍摄方案,搭配stm32f103控制 整鼓猩 2015-11-4 06342 整鼓猩 2015-11-4 23:03
[求助] 高速收发器RX/TX的输入输出管脚IOSTANDARD应该如何定义? bit_2220140324 2015-11-2 23640 dspmimo 2015-11-4 19:54
[求助] 为什么不能启动design analyzer? chifalcon 2011-6-2 23311 jeffej 2015-11-4 13:58
[求助] 关于用DC综合后的分频器 杀手1983 2015-11-3 32275 杀手1983 2015-11-4 13:46
[求助] 求ISE在win8-64bit系统下的安装破解方法 phoenix6388 2013-7-31 13111 gentlemanmei 2015-11-4 09:34
[讨论] 奇葩问题:SV里怎么简化定义多bit信号的代码长度 - [已解决]  ...2 cmgit 2015-10-29 178954 南宫恨 2015-11-4 08:46
[求助] ddr2读数据错误 董小三 2015-11-2 53035 董小三 2015-11-4 06:09
[求助] 关于 4-to-2 CSA (carry-save adder)的原理与24bit的实现 qiy_77 2013-1-24 69273 菲英999 2015-11-3 22:28
[资料] VerilogHardwareDescriptionLanguage[IEEEStd1364-2005](完整且有目录) wsz561208 2015-11-3 12236 wsz561208 2015-11-3 16:50
[转贴] 山东老乔浅谈无线定位技术 ---- 从GPS到iBeacon jackzhang 2014-3-19 46658 zan3 2015-11-3 15:29
[求助] 关于$realtobits的使用 ningyuan198 2015-11-3 02420 ningyuan198 2015-11-3 14:22
[求助] 菜鸟渣渣求助复位信号和时钟的问题 petrel87 2015-11-2 22489 petrel87 2015-11-3 10:09
[求助] simulink如何调用DAFIR v9_0 听风漫步 2015-11-2 13525 听风漫步 2015-11-3 10:04
[求助] FPGA加载bin文件后I/O为三态 huangxjmail 2015-11-3 02476 huangxjmail 2015-11-3 09:44
[求助] verilog编译通过,但是仿真出问题了 18860977282 2015-11-3 33104 18860977282 2015-11-3 08:41
[求助] altera器件不支持生成vqm文件,怎么才能在dspbuilder使用时生成symbol? CXClss 2015-11-2 23009 CXClss 2015-11-2 21:19
[求助] ICC中创建macro stevenyytan 2015-11-2 12694 liaohero 2015-11-2 17:55
[原创] 求助!有人用过XILINX 的AXIS -interconnet IP核吗 uushi 2015-11-2 12006 uushi 2015-11-2 16:34
[求助] 求助! 大神们快点过来 热爱嵌入式 2015-11-1 01569 热爱嵌入式 2015-11-1 08:52
[求助] 求助:关于RAM按行写按列读的问题 小手__冰凉 2015-10-31 12908 董小三 2015-11-1 05:51
[求助] FPGA与电脑直连问题求助。 huling1987 2015-10-31 02356 huling1987 2015-10-31 21:14
[原创] 有偿jpeg2000 ip shoreshore 2015-10-31 02498 shoreshore 2015-10-31 20:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 13:18 , Processed in 0.052640 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块