菜鸟渣渣求助复位信号和时钟的问题

petrel87

最近我开始学verilog。。。每次看到按键锁存或者异步复位那里，在时钟上升沿执行语句alwasys @(posege clk)
但实际都会写成
alwasys @(posege clk, negedge rst)
为什么要多此一举来 or一个清零信号的下降沿呢？书上、视频也没给解释，但都这么写，求助大神，给我答疑。谢谢

zsftm

前者是同步置/复位的电路，后者是异步置/复位的电路，使用negedge说明rst是低有效。

petrel87

回复 2# zsftm


   谢谢大神，我查了一下你说的。终于懂了！