数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31357|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 371 372 373 374375376 377 378 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] .synopsys_dc.setup文件中命令行含义	iknowzxc 2015-11-18	02921	iknowzxc 2015-11-18 16:10
[求助] CPLD如果不在复位时给信号赋初值那么信号的初值会是什么	xukawendi 2015-11-15	53196	coyoo 2015-11-18 15:17
[求助] alter fifo ip的应用	谁枫而飘 2015-11-17	52555	小谢青枫 2015-11-18 09:56
[求助] vivado综合时报两种errors	daneast 2015-11-17	06343	daneast 2015-11-17 19:57
[求助] 求教：Xilinx A7的OSERDESE2输出电平	小谢青枫 2015-11-17	03055	小谢青枫 2015-11-17 17:12
[原创] Verilog Testbench的结构 ...2	sivar 2010-12-5	146236	jeffej 2015-11-17 14:21
[求助] FPGA选型 ...2	conghung2012 2012-11-9	169537	yuchen576 2015-11-17 14:09
[原创] VP文件	Liz6868 2015-11-17	02048	Liz6868 2015-11-17 11:56
[求助] zynq 设计的一个问题。	wjk2009 2014-12-8	13148	zsy123 2015-11-17 09:39
[求助] 请问一下大神们，我想用Verilog写个三极管，但是编译老是出现这个错误。	zht247200 2015-11-15	72740	tedious 2015-11-17 08:46
[活动] SoC pull up circuit	spauls 2015-11-17	02466	spauls 2015-11-17 06:00
[求助] DDR3问题求助	liumeco_jy 2015-11-16	12390	navylin1 2015-11-17 02:37
[求助] Xilinx MIG v1.7 DDR3控制器调试时遇到问题，求解答	xduryan 2014-8-13	12991	18740358554 2015-11-16 17:24
[原创] 关于在VCS 中生成fsdb文件，也就是用verdi来调试的文件按 ...2 3 4	dlb05061131 2011-1-10	3518131	Holon_zhang 2015-11-16 14:30
[原创] altera ip核仿真问题	quzhongru 2015-11-16	02504	quzhongru 2015-11-16 12:33
[求助] NAND FLASH ECC	tmfjek 2014-11-26	93303	Apenper 2015-11-16 11:06
[求助] 请问 multicycle path 数值怎么确定	SKILLER 2015-11-16	32393	南宫恨 2015-11-16 10:57
DSP builder advanced不能用	cheney1982 2009-11-6	77984	gariyak 2015-11-16 10:24
[原创] 【明德扬视频分享】点拨FPGA课程--第二十章提高效率技巧	mdykj33 2015-11-7	82574	mdykj33 2015-11-16 08:50
[求助] xdc 移植到 ucf，求教！	iter_1 2014-8-20	25367	vigorkylin 2015-11-15 14:04
[求助] synplify在综合的时候出现的问题	841583054 2015-11-15	02882	841583054 2015-11-15 12:31
[求助] 关于SYNPLFY编译的一个报错的疑问	wandtdk 2015-11-15	02476	wandtdk 2015-11-15 10:38
请教各位高手怎么用FPGA 实现HDB3编码忘知道的告之 3Q (无内容)	swy100 2005-1-5	65086	zhanghu1989 2015-11-14 19:30
[求助] DDR的预取技术	recorner 2012-9-12	35661	xuchaolz 2015-11-14 15:02
[求助] 想请教一下各位大神，如何对一个Verilog模块实现Power gating?	zht247200 2015-11-12	53017	mdykj33 2015-11-14 09:33
[求助] Nios II 自定义IP 使用问题求助	david94168 2015-1-26	73297	tomalan 2015-11-13 22:40
[求助] 484 Pin BGA封装FPGA PCB设计	小钻风同学 2015-11-13	02941	小钻风同学 2015-11-13 20:49
[求助] petalinux打包后从sd卡启动只能通过网口调试，不能通过串口	christine1225 2015-11-13	02269	christine1225 2015-11-13 18:11
[求助] 大家好	FPGAJBits 2015-11-13	01342	FPGAJBits 2015-11-13 16:38
[求助] FPGA JBits工具问题	r0500s2005 2012-5-7	33256	FPGAJBits 2015-11-13 16:15
[求助] nios uart学习(求助)	xiaoyangyu 2015-11-13	32831	xiaoyangyu 2015-11-13 14:08
[求助] 千兆以太网AR8035	kreil 2015-11-12	14399	ddxx 2015-11-13 09:40
[求助] 请教de-timing的方法	liangxiaowu 2015-11-12	22196	liangxiaowu 2015-11-13 08:55
[求助] grmon调试求助	beifengwx1100 2011-5-10	37386	shimuzhou 2015-11-12 21:28
[求助] 用veriloghdl如何编写一个中频信号输出啊	霍无醉 2015-11-12	11764	菜鸟要飞 2015-11-12 16:32

1 ... 371 372 373 374375376 377 378 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31357|排名: 8

快速发帖

浏览过的版块

站长推荐 /1