EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 371 372 373 374375376 377 378 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] fpga 实现PXIE 接口	ye241474698 2014-6-3	95879	kangqiaoyibie 2015-10-22 21:58
[求助] ise 调用synplify 2013 的问题 ...2	goddade 2014-3-20	136604	marco0109 2015-10-22 20:41
[求助] 全局时钟输入引脚必须要接IBUFG或IBUFGDS等原语吗，不能直接接DCM吗	wsz561208 2015-10-22	11720	su278 2015-10-22 20:41
[求助] 求助：synplify综合的edf格式网表，导入ISE后进行综合失败	wxxhn 2014-3-10	54697	marco0109 2015-10-22 20:34
[求助] 我写了个比较器想试用一下synplify，但是状态是Done（error），不知道怎么回事 ...2	水泥 2015-1-17	125619	marco0109 2015-10-22 20:25
[求助] spice 电路节点电容计算的问题	萧风客 2015-10-22	02203	萧风客 2015-10-22 18:54
[求助] FPGA做一次与操作延时要几ns？？？	wxh0001 2015-10-22	01475	wxh0001 2015-10-22 18:08
[原创] 求 xilinx xc7vx980t的datasheet	atlandis 2015-10-16	62361	atlandis 2015-10-22 17:54
[原创] 请教virtex6时钟源的定义	atlandis 2015-10-16	83090	atlandis 2015-10-22 17:48
[求助] GPS模块的控制命令	christine1225 2015-10-22	01891	christine1225 2015-10-22 17:33
[讨论] Stratix V DSP Kit 转让	gongjian32 2015-10-20	12649	gongjian32 2015-10-22 13:47
[求助] 新手求助	徐玉华123 2015-10-22	01664	徐玉华123 2015-10-22 12:57
[求助] 用K7实现PCIE DMA	tcswyy999 2015-10-22	02092	tcswyy999 2015-10-22 11:37
[求助] 基于比特流的FPGA可重构有哪些参考资料？	zhangchengcheng 2015-10-22	22332	zhangchengcheng 2015-10-22 11:17
[求助] 局部可重构如何画多边形重构去？ ...2 3	xushuai_hit53 2015-1-5	217392	hhy317460268 2015-10-22 11:07
[原创] FPGA中浮点数求余有没有什么好的方法啊？（VHDL）求助！ ...2	zhangtaozt 2011-3-10	137609	leopard520329 2015-10-21 23:34
[求助] win10系统下利用xilinx 的SDK软件无法向S6板子里下载的问题	jiakeli 2015-10-21	01947	jiakeli 2015-10-21 21:16
[求助] xilix DDR3 IP 求助 ...2 3 4	zsy5460 2014-7-31	3013427	fightant 2015-10-21 20:55
[求助] 关于Spartans6的DCM IP核的使用问题	wsz561208 2015-10-21	01648	wsz561208 2015-10-21 20:33
[讨论] 大家讨论一下design中预留的gpio的port都有什么使用场合??	yangweijlu 2015-10-21	02346	yangweijlu 2015-10-21 18:54
[求助] design中 mem的拆分??	yangweijlu 2015-10-21	12426	yangweijlu 2015-10-21 17:29
[原创] “国家IC人才培养平台”IC-MEMS-纳米级低功耗数字IC-高级模拟电路-ESD-招生通知 ...2 3 4	MIITEC 2015-9-17	3311684	freedomzlp 2015-10-21 16:42
[求助] [求助] 问Synplify 2012 win32XX的疑难问题	tedazsx 2012-7-22	84484	lihaiz 2015-10-21 14:56
[求助] 32点FFT变换 ...2	fengche2012 2012-3-30	137931	gangsterzhang 2015-10-21 14:52
[求助] 关于ASIC时钟管理的问题	yangxueboily 2015-10-20	22662	whz7783478 2015-10-21 14:01
[求助] 求Altera和Xilinx的器件参数表	powermm 2015-10-21	12105	菜鸟要飞 2015-10-21 10:15
[求助] 怎么对fpga配置文件进行更改？有哪些参考资料？求帮助！	zhangchengcheng 2015-10-19	22275	mdykj33 2015-10-21 10:08
[求助] 请问那些厂家的cpld可以配置烧录密码?	yangwenguan 2015-10-21	01714	yangwenguan 2015-10-21 06:45
[求助] Xilinx ISE	1027199631 2015-10-15	11846	zhou_charles 2015-10-20 23:16
[求助] SynplifyPro综合时遇到的问题？	yangzhiyuan 2015-10-19	42883	lqsh126 2015-10-20 22:40
[讨论] 大公司里数字前端分工细是什么样的情况？	PercyPrimetime 2015-10-17	12476	PercyPrimetime 2015-10-20 21:22
VerilogHDL VHDL SystemC SystemVerilog这些东西的具体区别在何处 ...2 3 4 5	yaobin 2004-12-24	4523949	Jream 2015-10-20 19:35
[求助] 哪位大神有32Bbit浮点乘法器的Verilog程序啊！跪求！	18094157068 2015-10-20	32124	18094157068 2015-10-20 17:24
[求助] ise编译问题，代码放在不同的模块，编译的结果不同	z894811350 2015-10-16	23095	z894811350 2015-10-20 16:13
[讨论] IC反向设计仿真	349548407xmj 2015-10-15	74534	349548407xmj 2015-10-20 16:09

1 ... 371 372 373 374375376 377 378 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

快速发帖

浏览过的版块

站长推荐 /1