设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog Testbench的结构
12
返回列表 发新帖
楼主: sivar

[原创] Verilog Testbench的结构

[复制链接]
zyffpga
发表于 2010-12-14 22:18:19 | 显示全部楼层
对学习很有帮助
回复 支持 反对

举报

chocolate827
发表于 2010-12-15 07:12:11 | 显示全部楼层
谢谢分享······
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zyffpga
发表于 2010-12-18 16:13:40 | 显示全部楼层
每个图片有解释就好了
回复 支持 反对

举报

dongdong214
发表于 2010-12-20 07:14:50 | 显示全部楼层
good good thanks.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jeffej
发表于 2015-11-17 14:21:36 | 显示全部楼层
進化史 !!!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:55 , Processed in 0.017905 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表