[求助] 关于Xilinx的时钟buffer

[复制链接]

linghuqiubai

发表于 2015-10-23 11:40:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

dqs信号该用什么buffer呢？每个byte有一个，总共有8个dqs信号。每个bank上有4个byte，也就是有4个dqs，所以不能用BUFR。
目前的做法是直接用IOBUFDS，没有用时钟BUF，但是implementation会报warning。

而且每个dqs对应8个dq，就算到达FPGA管脚时是对齐的，用dqs来采样dq，当dqs到达每个dq对应的触发器时，dqs又有了额外的延迟，时序老是不满足。不知道应该怎样处理？

BUFFER, fpga, Xilinx, 时钟

相关帖子

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-5 12:43 , Processed in 0.025400 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网