设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于Xilinx的时钟buffer

发新帖

查看: 1864|回复: 0

[求助] 关于Xilinx的时钟buffer

发表于 2015-10-23 11:40:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

dqs信号该用什么buffer呢？每个byte有一个，总共有8个dqs信号。每个bank上有4个byte，也就是有4个dqs，所以不能用BUFR。
目前的做法是直接用IOBUFDS，没有用时钟BUF，但是implementation会报warning。

而且每个dqs对应8个dq，就算到达FPGA管脚时是对齐的，用dqs来采样dq，当dqs到达每个dq对应的触发器时，dqs又有了额外的延迟，时序老是不满足。不知道应该怎样处理？

BUFFER, fpga, Xilinx, 时钟

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-1 01:49 , Processed in 0.022223 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表