数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 378 379 380 381382383 384 385 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求教一个timing约束问题 ...2	jackiexiuyi 2015-10-13	116606	manish12 2015-10-16 09:57
[求助] 关于Synopsys里的power compiler一个功能求助!	EricOlivier 2015-10-15	22522	EricOlivier 2015-10-16 00:48
[解决] ISIM仿真时，如何添加标尺？	super0peng 2015-10-9	33442	naijgnay 2015-10-15 21:13
[其它] 出一个de2-115 fpga开发板	utopianism 2015-6-13	23519	749936599 2015-10-15 21:06
[求助] 生成PROM文件错误	1027199631 2015-10-15	0771	1027199631 2015-10-15 20:13
[求助] 生成PROM文件错误	1027199631 2015-10-15	0713	1027199631 2015-10-15 20:12
[求助] 生成PROM文件错误	1027199631 2015-10-15	0733	1027199631 2015-10-15 20:12
[求助] 以太网丢包，。。。。。。急啊，求助各位大神	zhouph 2015-10-14	56806	acgoal 2015-10-15 19:19
[求助] xilinx fft IP v7.1 modelsim仿真数据与matlab值相差很大，求指教	huoyanchang 2015-10-14	12581	huoyanchang 2015-10-15 18:35
[讨论] tcl 读取 bmp 的方法	murphy522 2015-7-24	12554	fightant 2015-10-15 17:03
[求助] XILINX IPCORE DDR 时序问题	djqlyy2922 2015-10-13	21936	jiangrui21cn 2015-10-15 16:52
[求助] Microblaze 程序大小	jiangrui21cn 2015-10-15	02624	jiangrui21cn 2015-10-15 16:46
[求助] 例化DDR2控制器，利用DCM产生差分时钟出现的问题	lovingxiuxiu 2015-9-16	63992	fightant 2015-10-15 16:13
[求助] modelsim仿真异常现象	midaier 2015-10-14	12601	midaier 2015-10-15 16:12
[解决] LabVIEW FPGA VI Pipelining	MasonCheng 2015-10-15	01883	MasonCheng 2015-10-15 14:54
[求助] xilinx 7系列 mig IP核关于仿真的问题	novakheish 2015-10-15	02259	novakheish 2015-10-15 14:02
[求助] FPGA 如何进行浮点运算	pork7894 2015-9-26	52509	gengbao 2015-10-15 11:28
[资料] Xilinx培训资料	besideyou 2015-10-12	42589	wsz561208 2015-10-15 09:45
[求助] 关于基于FPGA的IRIG_B码编码器的设计	somnusmu 2015-10-14	12608	董小三 2015-10-15 03:40
[求助] vivado的一个implementation warning	linghuqiubai 2015-10-13	23953	linghuqiubai 2015-10-14 09:23
[求助] 【求助】关于RAM读写时序的问题	happylomen 2011-8-21	98156	chenxl1990 2015-10-14 09:00
[求助] [求助使用verilog实现MAC	喵咪呼噜love 2015-9-24	53082	菜鸟要飞 2015-10-14 08:56
[讨论] ddr2如何将双向的dq和dqs做成单向的信号	董小三 2015-10-13	22160	董小三 2015-10-14 03:43
[求助] 请教xilinx selectmap配置失败原因？	peterntu 2014-9-10	54772	scu_gtdz 2015-10-13 22:31
[招聘] （北京）逻辑设计工程师、IC验证工程师、应用软件工程师	welostyi 2015-10-13	13206	fangqi 2015-10-13 18:26
[求助] 关于vavido的Linux版和Windows版的兼容问题	mylovexyd 2015-10-12	12746	mccauley 2015-10-13 17:11
[讨论] Verilog 时钟双沿触发，有什么缺点	浩然若枫 2014-8-27	87356	tjuspring 2015-10-13 15:02
[求助] 关于xilinx的ddr3读操作	kjkjjn 2015-10-12	22605	kjkjjn 2015-10-13 11:50
[求助] 请问一下，什么是贴片内存！！！！！	青阳尘 2015-10-13	12829	流年承诺梦 2015-10-13 10:43
[求助] 请问dc怎么综合memory compiler生成的ram 和 rom核	eda—wdy 2015-10-13	02372	eda—wdy 2015-10-13 09:33
[求助] 如何判断一断VHDL代码是latch还是multiplexer	王冠 2015-10-11	32072	Timme 2015-10-12 23:11
[求助] 关于从DDR中读数据用VGA显示的问题	djqlyy2922 2015-10-12	22894	fightant 2015-10-12 14:41
[调查] 在ic企业做FPGA验证前途咋样？	wxh0001 2015-10-11	65983	barnwell 2015-10-12 14:02
[求助] quartus II 找不到指定器件	jarirliu 2015-10-12	01569	jarirliu 2015-10-12 11:51
[求助] 关于ddr3读写数据的问题	噫吁戏 2015-6-2	84425	fightant 2015-10-12 11:38

1 ... 378 379 380 381382383 384 385 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2