EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 378 379 380 381382383 384 385 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 嵌入式系统处理时间有哪两种方式？ - [悬赏 1 信元资产]	zhanglinying 2015-9-15	01980	zhanglinying 2015-9-15 09:28
[求助] a大于-100并且a小于100怎么用verilog描述	chang75161 2015-9-11	73814	jun_dahai 2015-9-15 09:25
[求助] RSA算法求助,急！！！ ...2	jamy3531 2015-9-6	125393	jamy3531 2015-9-15 08:33
[求助] Xilinx ISE 中如何查看某一信号到输出端口的路径延时？ - [悬赏 100 信元资产]	naijgnay 2015-9-14	26004	harry_hust 2015-9-14 22:10
[求助] 怎样判断AXI总线是否挂死？	lantern5566 2015-9-14	03154	lantern5566 2015-9-14 21:51
[求助] Xilinx chipscope不能区分观测的信号接在内部代码的哪个信号上？ - [已解决] ...2	naijgnay 2015-9-6	116618	999 2015-9-14 15:54
[求助] xilinx时序约束问题	jie768029 2014-8-26	44428	liuyang1990 2015-9-14 11:37
[求助] 一段verilog代码不理解，求解答	chang75161 2015-9-10	72095	as8891 2015-9-14 10:54
[求助] Memory compiler产生的RAM，那么相应部分的SFR怎么办	touattianjin 2015-9-13	02131	touattianjin 2015-9-13 23:59
[求助] 求个tcl脚本	xcrabx77 2015-9-12	22982	cutfor 2015-9-13 21:49
[转贴] DCM使用（转）	574920045 2013-9-5	46732	longgepku 2015-9-13 20:35
[求助] xilinx VC709 PLL问题	海阔天空hou 2015-9-13	01837	海阔天空hou 2015-9-13 16:21
[求助] 新手提问关于assign语句延迟的问题	841583054 2015-9-11	54003	gslscyh 2015-9-13 11:13
[求助] 寻求ISE下载资源	ddd05 2015-9-12	02008	ddd05 2015-9-12 23:49
[原创] 求助，雷达	lhw123 2015-9-11	32214	gg9132qq 2015-9-12 23:48
[求助] 我移植了一个SD卡驱动结果资源不够了	qinlu123 2015-9-11	02195	qinlu123 2015-9-11 17:32
[求助] 求教一个静态时序分析的问题	风中飞 2015-9-11	22898	coyoo 2015-9-11 16:42
[求助] 关于DC综合的一个warning	高瞻forever 2015-9-11	11474	高瞻forever 2015-9-11 14:00
[求助] 各位，请问同步复位和异步复位，在DC、PT中分别如何处理？	ll72427 2012-9-1	83649	jupitars 2015-9-11 11:20
[求助] 破解版Quartus dsp builder的FFT mega core 能否下到板子上用	simonli24 2015-9-11	02427	simonli24 2015-9-11 10:12
[求助] 开源的8051核,大概需要多少资源? 以Altera为例	yangwenguan 2015-9-6	22247	jupitars 2015-9-11 09:49
[原创] Matlab Fdatool 数字滤波器设计工具应用问题1	chenpenghjh3 2013-12-15	53115	cy422311 2015-9-11 09:34
[活动] 赛灵思三重好礼，热辣来袭活动获奖名单即将公布.. ...2 3	jackzhang 2015-7-2	206783	999 2015-9-10 19:03
[求助] 请问在电路综合过程中，flat和hierarchical到底有啥区别？？	somey 2014-8-18	44278	biao070525 2015-9-10 16:14
[求助] 后仿的异步信号时序检测	recorner 2015-9-8	65197	timchen0716 2015-9-10 15:06
[调查] 模拟和数字哪个更有前景？	841583054 2015-9-10	02450	841583054 2015-9-10 13:26
[求助] 一个关于用fpga读写ddr3时，fpga引脚标准的问题。	sarlaga 2015-9-9	32577	xduryan 2015-9-10 10:11
[求助] FPGA如何实现有符号定点数乘法？	eqgyzgs 2015-9-6	55856	dspmimo 2015-9-9 21:34
[求助] xilinx ise fft ip核问题？	chang75161 2015-9-8	11854	dspmimo 2015-9-9 21:32
[求助] 求xilinx的XC7V2000T这块FPGA开发板的原理图	hutushenxinxin 2015-9-7	63797	dspmimo 2015-9-9 21:22
[求助] 请教一个xilinx 时序约束的问题	lhzh7 2015-9-9	12368	xcrabx77 2015-9-9 20:27
[招聘] FPGA高手兼职设计接口设计 ...2 3	zengbingzj 2010-11-18	2611225	jupitars 2015-9-9 18:08
[求助] xilinx FPGA高速收发器的使用	1482131386 2015-8-27	52575	jupitars 2015-9-9 17:51
[求助] synopsys DC是怎么进行功耗估计的	zsgboy 2015-5-22	53026	sunrisewu 2015-9-9 17:43
[求助] 【求助】Windriver调试Xilinx板子（PCIe）	chanjoe525 2015-9-8	13356	alienwarexie 2015-9-9 17:12

1 ... 378 379 380 381382383 384 385 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1