在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3371|回复: 5

[求助] 请教xilinx selectmap配置失败原因?

[复制链接]
发表于 2014-9-10 19:52:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,我直接使用JTAG配置xilinx V2的片子的时候是没有问题的,但是使用MCU通过SelectMap方式配置,
配置第一次的时候DONE信号已经拉高,但是FPGA不工作(我在FPGA里面写了一个使用DCM输出的时钟计数器让LED闪烁,但是配置后LED长亮,没有配置之前是灭的);
配置第二次的时候DONE信号也拉高了,并且FPGA可以正常工作了,LED正常闪烁,内部算法逻辑可以正常调用;

请问这是为什么?
 楼主| 发表于 2014-9-10 19:59:03 | 显示全部楼层
急求,谢谢!!!
发表于 2014-9-10 22:27:17 | 显示全部楼层
回复 1# peterntu

楼主先确认两次使用的是同一个bit文件。

有没有屏蔽CRC校验,若未屏蔽,done信号变高则配置肯定没问题,
若屏蔽了CRC校验,可能是配置数据出错。

若配置正常,但是LED持续高(LED常亮可能是闪烁得比较快),有可能是DCM失锁,建议将DCM失锁信号与计数器某比特组合驱动LED。
 楼主| 发表于 2014-9-18 22:26:21 | 显示全部楼层
回复 3# lwukang


    谢谢,问题已经解决,原因是SOC那边做软件的同时,将配置始终倍频导致的
 楼主| 发表于 2014-9-18 22:27:01 | 显示全部楼层
回复 3# lwukang


    谢谢,问题已经解决,原因是SOC那边做软件的同时,将配置始终倍频导致的
发表于 2015-10-13 22:31:26 | 显示全部楼层
回复 5# peterntu


      你好,我最近也遇到selectmap配置失败,但是我用ISE环境生成的bit文件一切正常,而用vivado环境下产生的bit文件则done信号拉高,逻辑却没有动起来,不知道是为什么,能不能具体说说你的情况,看能否借鉴,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 08:58 , Processed in 0.023839 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表